Le processeur sécurisé TESIC Secure made in France utilise RISC-V
Le concepteur français de processeurs Tiempo Secure a développé une IP sécurisée basée sur le jeu d’instructions ouvert RISC-V.
L’IP TESIC Secure Element utilise la spécification RISC-V 32 bits RV32IMCB pour adopter une architecture standard parallèlement à son architecture CPU propriétaire existante. Cela facilitera l’intégration pour les développeurs qui peuvent désormais utiliser des outils de développement standard, rendant l’intégration de ses éléments de sécurité TESIC dans les conceptions de systèmes sur une puce (SoC) plus rapide et plus facile.
Les éléments sécurisés sont utilisés dans les puces pour l’authentification sur les réseaux avec carte SIM intégrée (iSIM/iUICC), le paiement (EMVCo), l’identification gouvernementale ou privée, l’authentification Web (FIDO 2), l’accès aux voitures intelligentes et la communication avec les véhicules autonomes (V2X HSM ).
La société est basée à Grenoble, en France, et devient également un membre stratégique de RISC-V International, un comité qui aide à guider le développement de la technologie.
-
ST et CAES font équipe pour une puce spatiale octacore RISC-V
- Microchip va développer une nouvelle génération de processeurs 12 core RISC-V pour la NASA
- Le premier processeur RISC-V commence à fonctionner en orbite
« Rejoindre RISC-V International représente une étape importante pour Tiempo Secure. Non seulement nous serons en mesure de continuer à fournir des produits sécurisés à nos clients, mais nous facilitons désormais la mise en œuvre de nos produits dans leurs propres systèmes sur puce SoC et leurs logiciels. « , a déclaré Serge Maginot, PDG de Tiempo Secure.
Comme Tiempo Secure est un expert en sécurité bien établi, ses produits TESIC Secure Element IP sont prêts pour la certification. L’IP Tiempo Secure TESIC Secure element a été intégré dans des System-on-Chips qui ont passé la certification Common Criteria EAL 5+. De plus, Tiempo Secure s’engage à apporter un support étendu à ses intégrateurs en s’assurant qu’ils obtiennent la certification de sécurité.
Calista Redmond, PDG de RISC-V International, ajoute : « Nous sommes ravis de voir Tiempo Secure rejoindre RISC-V International. Leur expérience dans le développement de Secure Element IP, et plus globalement son expertise en matière de sécurité, représenteront une partie prenante précieuse pour notre organisation et nos membres.«
Other RISC-V articles
- RISC-V security IP for chiplet die-to-die communication
- RISC-V chip designed with open source tools
- Andes signs Crypto Quantique for RISC-V quantum security
- 1400 RISC-V cores for on-chip machine learning
- First RISC-V chip optimised for motor control
- Imagination teams for RISC-V development platform for edge
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
