MENU

ST et CAES font équipe pour une puce spatiale octacore RISC-V

ST et CAES font équipe pour une puce spatiale octacore RISC-V

Actualité générale |
Par Andre Rousselot



Le concepteur de systèmes spatiaux CAES a conçu la première puce tolérante aux pannes à huit cœurs pouvant être basée sur différentes architectures, y compris RISC-V.

Le GR765 System-on-Chip (SoC) durci aux radiations sera le premier processeur sélectionnable par l’utilisateur pour l’espace, permettant aux utilisateurs de choisir l’ancien LEON5 SPARC V8 ou les nouveaux cœurs de processeur NOEL-V RISC-V RV64.

Une puce de test à cœur unique a été fabriquée en Europe sur la technologie de processus FDSOI 28 nm de STMicroelectronics.

 

RISC-V dans l’espace

« CAES est ravi d’annoncer le premier processeur spatial sélectionnable par l’utilisateur. Nous offrons à nos clients des options pour sélectionner la meilleure architecture en fonction de leurs besoins, tout en répondant aux besoins futurs de l’industrie spatiale pour plus de calcul et un écosystème transparent, ainsi qu’en prenant en compte la taille, le poids et la puissance (SWaP) », a déclaré Mike Elias, Senior Vice-président et directeur général, Division des systèmes spatiaux de CAES, qui a plusieurs contrats avec l’Agence spatiale européenne (ESA) pour le développement de la puce.

CAES travaillera en étroite collaboration avec STMicroelectronics sur la fabrication et les qualifications des produits pour le GR765.

Sur la base du test de rayonnement sur la puce de démonstration, CAES estime que la tolérance SEU pour le produit GR765 est au moins cinq fois plus dure que les processeurs durcis aux rayonnements actuels. CAES mettra en œuvre son approche héritée de la tolérance aux pannes, permettant aux logiciels de poursuivre l’exécution de manière transparente en présence d’erreurs corrigibles, ainsi qu’à étendre la tolérance aux pannes aux périphériques et aux bibliothèques de logiciels.

 

Le GR765 permettra la réutilisation des anciens logiciels LEON SPARC ou le développement de nouveaux logiciels pour l’architecture NOEL-V RISC-V, offrant la possibilité d’utiliser des logiciels et des outils d’autres industries, y compris les outils de développement d’Ashling.

« Nous sommes fiers de faire équipe avec CAES sur leurs microprocesseurs de prochaine génération pour l’espace. La combinaison des technologies éprouvées SPARC et RISC-V avec la capacité et la maturité de la technologie 28 nm FDSOI pour l’espace est une combinaison parfaite », a déclaré François Martin, responsable du développement commercial des ASIC pour l’espace et la défense, groupe Microcontrôleur et numérique, STMicroelectronics. « En plus de la fabrication de silicium, ST assure la fabrication et la qualification des produits HiRel via sa chaîne d’approvisionnement de confiance dans ses usines de Crolles et de Rennes, en France. »

Les contrats du programme Advanced Research in Telecommunications Systems (ARTES) et Technology Development Element (TDE) permettront à CAES d’aller de l’avant avec le développement et la fabrication du prototype GR765 sur cette technologie.

CAES a précédemment reçu un financement de l’Agence spatiale nationale suédoise (SNSA) dans le cadre du programme de technologie de soutien général (GSTP) de l’ESA pour le développement préliminaire des exigences du système GR765.

« L’ESA est fière de collaborer avec CAES dans le développement de cette prochaine génération de la technologie de traitement de données qui est essentielle pour construire des systèmes intelligents, puissants et sécurisés dans l’espace. Notre coopération renforcera la capacité de l’Europe à lancer et à mener ses futures missions ambitieuses et nous placera en pole position pour faire progresser la norme technologique mondiale pour le traitement des données dans l’espace », a déclaré Elodie Viau, directrice des télécommunications et des applications intégrées à l’ESA.

« Le CAES GR765 répond aux demandes sans cesse croissantes du traitement des données des charges utiles des télécommunications, mais bénéficie également à un large éventail d’autres applications critiques telles que l’informatique embarquée », a déclaré Michael Harverson, chef de la section du segment spatial à l’ESA.

Le programme ARTES (Advanced Research in Telecommunications Systems) de l’ESA est unique en Europe et vise à soutenir la compétitivité de l’industrie européenne et canadienne pour la plate-forme ou la charge utile d’un satellite, d’un terminal utilisateur ou d’un système complet de télécommunications intégrant un réseau avec son segment spatial .

 

www.caes.com; artes.esa.int/core-competitiveness

Autres articles sur ECI News

 

Other related articles

 

Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :    ECI sur Google News

Partager:

Articles liés
10s