Chiplets RISC-V pour supercalculateurs exascale : l’UE promet 270 m€
EuroHPC doit lancer un appel à projet en janvier 2023 pour des projets de puces RISC-V avec un soutien de 270 millions d’euros.
Un accord-cadre de partenariat (FPA) vise à mettre en place un partenariat à long terme entre la « joint undertaking EuroHPC » et un consortium d’industriels, d’organismes de recherche et d’institutions spécialisés dans le calcul haute performance. Cela conduira à une « initiative de R&D stratégique et ambitieuse contribuant au développement de technologies matérielles et logicielles HPC innovantes basées sur l’écosystème ouvert RISC-V ».
Cette initiative sera suivie d’un plan de construction et de déploiement de supercalculateurs exascale et post-exascale basés sur la technologie développée en commun.
-
Axelera lance une plateforme IA RISC-V pour la vision Edge
- €8m project for Europe’s first RISC-V supercomputer chip
- European supercomputer project receives RISC-V test chips
Pour éviter la fragmentation des programmes précédents, ce partenariat sera mis en place à travers un FPA unique avec plusieurs conventions de subvention spécifiques parallèles et consécutives complémentaires (Specific Grant Agreements (SGAs) ) qui réaliseront les différentes activités dans un cadre commun. Les candidatures ouvriront le 26 janvier 2023 et se clôtureront le 4 avril.
Le programme couvrira la conception, le développement, les tests, le tape-out de différentes générations de processeurs et/ou d’accélérateurs RISC-V haut de gamme économes en énergie, en particulier les approches basées sur les puces, ainsi que l’intégration dans des bancs d’essai et au moins un pilote dans des environnements pré-opérationnels dans des centres de calcul intensif pour les tests utilisateurs et la validation.
-
Le processeur sécurisé TESIC Secure made in France utilise RISC-V
- €16m project to secure the chiplet supply chain in Europe
Il vise également à développer la pile logicielle complète et l’écosystème logiciel associé pour les processeurs et/ou accélérateurs, en adressant les couches système, middleware et applicatives. Il explorera et exploitera également les capacités de fabrication existantes en Europe, y compris les lignes pilotes existantes ou en cours de développement, pour fabriquer les composants requis, ce qui sera possible avec une approche chiplet mais nécessitera un traitement de pointe tel que le process Intel 4 en cours d’installation en Irlande.
- 1400 RISC-V cores for on-chip machine learning
-
Circuit de test pour supercalculateurs européen EPI EPAC1.0 RISC-V
Le projet EPI a déjà réalisé le tape out de puces de test RISC-V en utilisant un process de 22 nm chez GlobalFounrdies à Dresde. Cela a réuni 28 partenaires de 10 pays européens, avec un objectif similaire de rendre l’UE indépendante dans les technologies de puces HPC et l’infrastructure HPC.
Le FPA veillera également à ce que toute la propriété intellectuelle générée dans le cadre de l’initiative reste dans l’UE et ne soit pas transférée vers des pays tiers, en consacrant un effort approprié à la gestion, à la protection et à l’exploitation de la propriété intellectuelle, telles que les licences et les garanties de propriété intellectuelle.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
