FAMES Grenoble lance son appel ouvert pour le FD-SOI 10nm, 7nm
L’une des principales lignes pilotes technologiques d’Europe lance un appel à projets pour la prochaine génération de conceptions 10 nm et 7 nm sur la technologie FD-SOI (silicium sur isolant entièrement appauvri).
Le FD-SOI est un domaine dans lequel l’Europe dispose d’une technologie de pointe, avec une capacité de consommation ultra-faible pour les conceptions numériques, analogiques et RF. Le passage de la technologie actuelle de 22 nm à 10 nm sur des wafers de 300 mm à haut volume au cours des deux prochaines années, puis à 7 nm, peut considérablement stimuler la compétitivité des entreprises européennes de semi-conducteurs.
Un appel ouvert aux entreprises pour l’utilisation des technologies de la ligne pilote FD-SOI de FAMES a été lancé cet après-midi. 50 personnes sont présentes en personne et 100 à distance, avec des start-ups et des multinationales participant aux côtés des partenaires de la ligne pilote.
Nick Flaherty de ECInews s’entretient avec les coordinateurs du projet FAMES au CEA-Leti à Grenoble, en France, au sujet des 90 équipements de la chaîne et des technologies de mémoire embarquée requises pour les microcontrôleurs (MCU) de faible puissance, les unités multiprocesseurs (MPU), les dispositifs d’IA et d’apprentissage automatique de pointe, ainsi que les processeurs de fusion de données intelligents, les dispositifs RF, les puces pour la 5G/6G, les puces pour les marchés automobiles, les capteurs et les imageurs intelligents, les puces de confiance et les nouveaux composants spatiaux.
« Ce qui est très révélateur, c’est qu’il y a 18 pays participants, dont la plupart sont européens et quelques-uns sont internationaux, et que les parties prenantes de l’industrie représentent un véritable équilibre entre l’industrie et le monde universitaire, ce qui nous rassure », a déclaré Susana Bonnetier, présidente de la FAMES Pilot Line Open Access au CEA-Leti.
Les puces d’essai sont attendues en 2027 pour le processus FD-SOI de 10 nm.
« Nous proposons un portefeuille d’éléments différents, non seulement des technologies, mais aussi des PDK gratuits pour la recherche de solutions et des PDK pour la simulation et la formation qui pourraient être plus intéressants pour le monde universitaire », a déclaré Dominique Noguet, coordinateur du projet de ligne pilote de la FAMES.
« Nous sommes dans une phase de R&D et nous pouvons conseiller les gens sur les moyens d’augmenter les performances et les aider à identifier des cas d’utilisation intéressants, et ce sont des options gratuites. Nous recevons également l’intérêt d’entreprises en démarrage qui souhaitent planifier le processus à l’avenir. »
La ligne pilote comprendra 110 équipements répartis sur les quatre sites du Leti, en tant que chef de file, ainsi que de Tyndall en Irlande, de Silicon Austria Labs et de VTT en Finlande, pour la lithographie, la diffusion et la gravure, ainsi que le packaging.
La ligne du Leti comprendra un total de 90 équipements pour la ligne de production de plaquettes de 300 mm, dont 30 sont déjà en place. Au cœur de la ligne se trouve un outil de lithographie par immersion de 193 m destiné à ces nœuds avancés, qui fonctionne depuis décembre 2023 et qui utilisera le self aligned dual patterning (SAPD) pour atteindre 10 nm.
« C’est ce que les gens utilisent dans l’industrie lorsqu’ils veulent repousser la limite entre l’immersion et l’EUV », a déclaré M. Noguet. « Il ne s’agit pas vraiment d’un équipement, mais d’une astuce du côté du processus pour repousser les limites de ce que l’on peut faire avec la DUV.
« Nous disposons d’une trentaine de systèmes sur la ligne pilote qui sont surtout nécessaires pour la partie frontale. Le prochain lot d’équipements sera davantage consacré au milieu et à l’arrière de la ligne (BEOL) pour la gravure et le dépôt. Il ne s’agira pas d’une pile complète de BEOL, mais du minimum pour effectuer les tests électriques des composants et, si nous devons les transférer à l’industrie, ils pourront être pris en charge par une tierce partie », a-t-il déclaré.
La technologie 10nm est déjà bien avancée, et le FAMES fournira des PDKs pour l’évaluation des performances des nœuds avancés FD-SOI, ainsi que des PDKs pour les wafers multi-projets (MPW) afin de tester les conceptions.
Des étapes de processus spécifiques, des modules, des flux d’intégration et des résultats de démonstrations seront également développés, de même que l’éducation et la formation aux technologies FAMES.
« Nous travaillons depuis 2022 sur les modules pour 10 nm et il y a un va-et-vient entre le processus et le PDK », a déclaré M. Noguet. « Nous augmenterons progressivement les fonctionnalités que nous ajoutons au PDK, car c’est ce que nous faisons avec le processus de silicium.
L’un des principaux domaines d’intérêt est la mémoire non volatile intégrée. La mémoire flash n’est pas extensible à 22 nm, et encore moins à 10 nm et 7 nm, c’est pourquoi de nouvelles technologies de mémoire ont été développées.
La première à être utilisée est la mémoire OXRAM, qui est la plus mature, et le Leti dispose déjà d’échantillons de cette technologie.
« Nous nous concentrons à présent sur la FRAM et sur un FET ferroélectrique avec tout ce qu’il faut dans un seul transistor avec le matériau ferroélectrique sur la grille du transistor pour l’avenir, ce qui peut être fait en fin de ligne. Il s’agira d’un ajout au PDK, précise-t-il.
Alors que les entreprises commerciales utilisent déjà la MRAM dans les micro-contrôleurs, les lignes pilotes de FAMES visent à l’utiliser pour les applications de sécurité et le calcul en mémoire pour l’IA à très faible consommation d’énergie.
« Nous disposons de mémoires plus avancées avec la MRAM », a-t-il déclaré. « Nous travaillons avec d’autres partenaires et la technologie est partagée au sein du consortium ; nous devons rassembler les pièces du puzzle pour y parvenir », a déclaré M. Noguet.
Ici, les deux principales applications visées sont la cybersécurité, avec l’utilisation de dispositifs spin MRAM sMTJ pour la conception de générateurs de nombres aléatoires vrais (TRNG), et l’IA probabiliste.
Cependant, le premier domaine disponible sera la simulation numérique du processus, suivi par la RF et l’analogique. La version suivante concernera le nœud de 7 nm. « Nous les rendons donc disponibles au fur et à mesure que nous arrivons à maturité », a déclaré M. Bonnetier. Certains modules autonomes sont disponibles, avec des structures en 3D dont les couches centrale et finale comportent des vias en silicium traversant et des pastilles de cuivre pour les chiplets. La quatrième offre est une formation sur le FDSOI pour les concepteurs, dit-elle.
« Je dirais qu’il faudra attendre 2027 pour les puces de test », a déclaré M. Noguet. « Nous disposons d’ensembles de masques spécifiques pour des dispositifs spécifiques avec le 10FD avec le numérique et la RF, de sorte que nous aurons des indications sur les performances de la RF, les bibliothèques sur l’ensemble de masques sont plus riches pour le numérique. Pour le 7nm, la question reste ouverte, à savoir si nous pouvons pousser la technologie plus loin.
« Il est essentiel que ces nouvelles technologies puissent être adoptées par les acteurs européens du secteur des puces. C’est pourquoi FAMES a été stratégiquement structuré pour les exploiter, afin de soutenir tous les secteurs de la chaîne de valeur des semi-conducteurs de l’UE », a déclaré Sébastien Dauvé, directeur général du CEA-Leti.
« Nous considérons cette initiative, qui devrait aller au-delà d’une simple ligne pilote, comme la vision d’une Europe durable, résiliente et innovante. Elle réunira l’industrie, les PME, les jeunes pousses et les instituts de recherche, et créera un écosystème ouvert qui transformera les idées en solutions efficaces, en encourageant la collaboration et l’innovation à tous les niveaux », a déclaré Jari Kinaret, directeur exécutif de l’entreprise commune Chips, qui soutient également six autres lignes pilotes en Europe, dont la ligne pilote sub-1nm à l’imec en Belgique.
Le géant des réseaux Nokia est membre du Conseil consultatif industriel externe de FAMES et un partenaire industriel clé.
« Les progrès de la ligne pilote seront essentiels pour le programme de recherche PiCo de Nokia sur les systèmes sur puce (SoC) », a ajouté Derek Urbaniak, responsable du développement SoC pour les réseaux mobiles chez Nokia. « Le groupe de recherche PiCo de Nokia est impatient de recevoir les résultats et les rapports du consortium FAMES, et éventuellement d’utiliser leurs lignes pilotes et leurs services pour notre propre travail de validation et de développement de produits.
Antonio Fuganti, responsable des programmes croisés dans le domaine de l’électronique avancée et des semi-conducteurs chez le constructeur automobile Stellantis, qui est également membre du comité consultatif industriel externe de la FAMES, a déclaré : « Cette initiative aura un impact significatif sur le développement des puces et des applications en Europe. En réunissant l’industrie, les PME et les instituts de recherche, elle permet d’accélérer le passage de la recherche à l’application industrielle et d’améliorer la compétitivité. »
Pour en savoir plus sur les partenaires de FAMES, cliquez ici.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
