Red Semiconductor annonce l’extension de VISC à RISC-V
La start-up anglaise , basée à Oxford Red Semiconductor a annoncé VISC, son architecture de jeu d’instructions basée sur RISC-V avec des extensions pour l’intelligence artificielle et la cryptographie.
VISC – Versatile Intrinsic Structured Computing (calcul structuré intrinsèque polyvalent), est un coeur de microprocesseur RISC-V accéléré qui prend en charge les algorithmes mathématiques pour une exécution parallèle dans son moteur de reconfiguration. L’entreprise affirme que VISC peut augmenter les performances mathématiques de 10 à 100 fois, tout en comprimant le code 100 fois et en sécurisant les données critiques. VISC intègre des fonctionnalités telles que PUF (Physically Unclonable Function) et TRNG (True Random Number Generation) pour sécuriser les applications et la cryptographie.
Le VISC est décrit comme ayant une architecture SIMEX (Single-Issue Multi-Execute), qui rappelle les extensions de traitement parallèle de type DSP SIMD (Single-Issue-Multi-Data) offertes par les processeurs Arm.
RISC-V différencié
« RISC-V a le potentiel pour devenir l’architecture de choix pour l’IA universelle, de la même manière qu’Arm est devenue l’architecture des smartphones. Pour ce faire, elle a besoin d’une approche matérielle différenciée et puissante, capable d’effectuer des calculs d’IA beaucoup plus efficacement », a déclaré James Lewis, PDG de Red Semiconductor, dans un communiqué. Il a ajouté : » Red est à l’avant-garde avec VISC, une approche basée sur RISC-V qui rationalise radicalement le traitement algorithmique pour fournir des solutions d’IA de pointe plus rapides, plus petites et moins consommatrices d’énergie. VISC offre les avantages en termes de performances des accélérateurs dédiés avec la polyvalence d’un microprocesseur à usage général. Pour les développeurs de SoC, il permet de réaliser de multiples fonctions de calcul hétérogènes avec un jeu d’instructions et un cœur matériel unifiés. » a déclaré Jon Peddie, analyste : « VISC a le potentiel de remodeler la conception de SoC hétérogènes pour des segments tels que l’Edge AI, tout comme les GPU l’ont fait sur le marché des smartphones, en devenant un important moteur de valeur. »
La société précise que le VISC est livré sous forme de noyau compatible RISC-V ou d’IP pouvant être utilisé dans des ASIC ou des FPGA. Les registres, les décodeurs et le moteur d’exécution du VISC sont optimisés pour le calcul parallèle de fonctions répétitives telles que les transformées de Fourier rapides, les transformées en cosinus discrètes, les multiplications de matrices et les calculs sur les grands nombres entiers. Les applications typiques qui peuvent en bénéficier comprennent l’inférence de l’IA, l’analyse en temps réel et le streaming vidéo.
En termes de compactage du code, une multiplication matricielle VISC ne nécessite que trois instructions, contre plus de 100 instructions pour les ISA classiques, a affirmé M. Red. de son côté, M. Lewis a indiqué que Red Semiconductor établissait des partenariats avec des sociétés spécialisées dans le RISC-V, la cryptographie et les outils pour soutenir l’architecture VISC.
Suivre ECInews sur Google news
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
