Première unité de tenseur RISC-V pour la conception de puces d’IA
SemiDynamics, en Espagne, a mis au point une unité de tenseur RISC-V pour la conception de puces d’intelligence artificielle, sur la base de ses cœurs 64 bits entièrement personnalisables.
L’unité RISC-V Tensor est intégrée dans le sous-système de cache, ce qui fait de SemiDynamics la première à offrir une unité de ce type entièrement cohérente pour la conception de puces d’IA à haute performance dans les centres de données.
Les grands modèles d’apprentissage automatique LLM, tels que LLaMa-2 ou ChatGPT, utilisent des milliards de paramètres et nécessitent une grande capacité de calcul. L’essentiel des calculs dans les couches LLM peut être efficacement mis en œuvre sous forme de multiplication matricielle dans le hardware de l’unité tensorielle.
- Une entreprise espagnole réalise une chirurgie à cœur ouvert RISC-V
- Unité vectorielle RISC-V configurable
- Multicore RISC-V chiplet boost
L’unité de tenseur est construite au-dessus de l’unité de traitement vectoriel Semidynamics RVV1.0 et utilise les registres vectoriels existants pour stocker les matrices. Cela permet d’utiliser l’unité Tensor pour les couches qui nécessitent des capacités de multiplication de matrice, telles que Fully Connected et Convolution, et d’utiliser l’unité Vector pour les couches de fonction d’activation (ReLU, Sigmoïde, Softmax, etc.), ce qui constitue une grande amélioration par rapport aux NPU autonomes qui peuvent éprouver des difficultés avec les couches d’activation.
Le Tensor Unit utilise à la fois les capacités de l’unité vectorielle et celles de l’unité centrale Atrevido-423 Gazzillion pour extraire de la mémoire les données dont elle a besoin. Les performances du cœur de l’unité centrale 64 bits font qu’un accès direct à la mémoire (DMA) n’est pas nécessaire pour gérer le flux de données. Comme l’unité de tenseur utilise les registres vectoriels pour stocker ses données et qu’elle n’inclut pas de nouvel état architecturalement visible, elle peut fonctionner avec n’importe quel Linux RISC-V vectoriel sans aucune modification.
« Cette nouvelle unité de tenseur est conçue pour s’intégrer pleinement à nos autres technologies innovantes afin de fournir des solutions dotées de performances exceptionnelles en matière d’IA », a déclaré Roger Espasa, fondateur et PDG de SemiDynamics.
« Tout d’abord, au cœur, se trouve notre noyau RISC-V 64 bits entièrement personnalisable. Ensuite, notre unité vectorielle, qui est constamment alimentée en données par notre technologie Gazzillion, de sorte qu’il n’y a pas d’oubli de données. Enfin, l’unité tensorielle effectue les multiplications matricielles requises par l’IA. Chaque étape de cette solution a été conçue pour être entièrement intégrée aux autres afin d’optimiser les performances de l’IA et de faciliter la programmation. Le résultat est une augmentation des performances de 128 fois par rapport à l’exécution du logiciel d’IA sur le cœur scalaire.
La Tensor Unit fera l’objet d’une discussion lors du sommet RISC-V qui se tiendra le mois prochain aux États-Unis, dans le cadre d’un débat sur la conception de puces pour l’intelligence artificielle.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
