Le processeur RISC-V Mr Wolf arrive pour résoudre les problèmes
PULP est une initiative européenne de processeur de puissance ultra-basse basée sur l’ensemble d’instructions du processeur RISC-V open-source.
Selon Frank Kagan Gurkaynak, directeur du centre de conception en microélectronique de l’ETH Zürich, M. Wolf est un processeur basé sur des clusters qui comprend huit coeurs RI5CY 32 bits implémentant le RISC-V ISA et il a annoncé l’arrivée de M. Wolf au moyen d’un article sur LinkedIn. En plus de supporter les extensions standard (I) nteger, (C) omprimées, (M) ultiplication et 32-bit (F) de RISC-V, elle fournit également nos e(X)tensions personnalisées pour les opérations DSP. Ce core de processeur est écrit avec System Verilog et est disponible auprès de Github sous licence SolderPad License.
Le processeur peut arrêter complètement son cluster et continuer à fonctionner sur un neuvième core, qui est un core zero-riscy, un core RISC-V 32 bits plus petit et plus léger développé pour les applications de contrôle, a déclaré Gurkaynak. Comme M. Wolf, zero-riscy est gratuit à télécharger.
Les chercheurs suisses et italiens ont reçu 200 puces Mr. Wolf fabriquées dans le processus de fabrication 40LP de TSMC qui ont été obtenues via le système de plaquettes multiprojet Europractice (MPW).
« Nous prévoyons de publier tout le code de M. Wolf plus tard cette année. Bien entendu, plusieurs NDA nous interdisent de divulguer des données spécifiques à la technologie, nos versions ne contiennent que du code System Verilog, des tests et des fichiers associés pour vérification », a encore ajouté Gurkaynak.
La rédaction vous conseille aussi:
Un processeur ciblé spécifiquement pour l’IoT chez GreenWaves Technologies SAS
et en anglais:
News articles:
Swiss open-source processor core ready for IoT
Startup plans 4k RISC-V cores on 7nm chip
SiFive launches Linux-ready RISC-V quad-core processor
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
