Le JEDEC publie la norme LPDDR6 pour les mobiles et l’IA
La JEDEC Solid State Technology Association a annoncé la publication de JESD209-6, la dernière norme Low Power Double Data Rate 6 (LPDDR6).
La norme JESD209-6 LPDDR6 améliorera considérablement la vitesse et l’efficacité de la mémoire pour toute une série d’applications, notamment les appareils mobiles et les systèmes d’intelligence artificielle. La nouvelle norme représente une avancée significative dans la technologie des mémoires, offrant des performances, une efficacité énergétique et une sécurité accrues.
Pour permettre les applications d’intelligence artificielle et d’autres charges de travail à haute performance, la LPDDR6 utilise une architecture à double sous-canal qui permet un fonctionnement flexible tout en conservant une petite granularité d’accès de 32 octets. En outre, la LPDDR6 offre une variété de nouvelles caractéristiques clés, notamment :
- 2 sous-canaux par matrice et 12 lignes de signal de données (DQ) par sous-canal pour optimiser les capacités de performance des canaux.
- Chaque sous-canal comprend quatre signaux de commande/adresse (CA), optimisés pour réduire le nombre de billes et améliorer la vitesse d’accès aux données.
- Mode d’efficacité statique conçu pour prendre en charge les configurations de mémoire à haute capacité et maximiser l’utilisation des ressources de la banque.
- Accès flexible aux données, contrôle à la volée de la longueur des rafales pour prendre en charge les accès 32B et 64B.
- L’écriture dynamique NT-ODT (non-target on-die termination) permet à la mémoire d’ajuster l’ODT en fonction des exigences de la charge de travail, ce qui améliore l’intégrité du signal.
Pour répondre aux exigences croissantes en matière d’efficacité énergétique, la LPDDR6 fonctionne avec une tension plus faible et une alimentation compatible VDD2 à plus faible consommation que la LPDDR5. En outre, la LPDDR6 nécessite deux alimentations pour VDD2. D’autres caractéristiques d’économie d’énergie comprennent des entrées de commande d’horloge alternées pour améliorer les performances et l’efficacité. Le mode Dynamic Efficiency utilise une interface à sous-canal unique pour les cas d’utilisation à faible consommation d’énergie et à faible bande passante, tandis que la prise en charge de l’auto-rafraîchissement partiel et du rafraîchissement actif réduit l’utilisation de l’énergie de rafraîchissement. Le mode Dynamic Voltage Frequency Scaling for Low Power (DVFSL) réduit l’alimentation VDD2 pendant les opérations à basse fréquence afin de minimiser la consommation d’énergie.
Les améliorations apportées à la sécurité et à la fiabilité par rapport à la version précédente de la norme sont les suivantes :
- Per Row Activation Counting (PRAC) pour assurer l’intégrité des données DRAM.
- Le mode Carve-out Meta est défini pour améliorer la fiabilité globale du système en allouant des régions de mémoire spécifiques aux tâches critiques.
- Prise en charge d’un système de protection des liens programmable et d’un code de correction d’erreur (ECC) intégré.
- Capable de prendre en charge la parité commande/adresse (CA), le nettoyage des erreurs et l’autotest intégré à la mémoire (MBIST) pour une meilleure détection des erreurs et une plus grande fiabilité du système.
« La LPDDR6 est l’aboutissement d’années d’efforts dévoués de la part des membres du sous-comité JC-42.6 pour les mémoires à faible consommation », a déclaré Mian Quddus, président du conseil d’administration du JEDEC. « En offrant un équilibre entre efficacité énergétique, options de sécurité robustes et hautes performances, la LPDDR6 est un choix idéal pour les appareils mobiles de la prochaine génération, l’IA et les applications connexes, afin de prospérer dans un monde à haute performance et à faible consommation d’énergie. »
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
