Interview du PDG : Le Leti s’attaque à la 6G
Sébastian Dauvé a vu ses défis tripler en l’espace de deux ans.
Lorsque M. Dauvé (ci-dessus) a pris la direction du laboratoire français de recherche en microélectronique CEA-Leti en 2021, le principal défi consistait à stimuler l’innovation dans le domaine de la microélectronique en Europe. C’est ainsi qu’est né, en 2015, le premier transistor à grille périphérique ( Gata all around ou GAA), qui est aujourd’hui le pilier de la technologie de pointe des process 3 et 2 nm, et qui a donné naissance à des technologies allant du FD-SOI de Soitec à l’informatique en mémoire, en passant par les ordinateurs quantiques.
« Dans le passé, le défi consistait à innover pour soutenir l’industrie. Aujourd’hui, nous encourageons également l’innovation pour soutenir les systèmes et la souveraineté, ce qui constitue un défi de taille », explique-t-il à Nick Flaherty à eeNews Europe et ECInews , lors des journées de l’innovation organisées à Grenoble.
Les laboratoires sont essentiels pour la prochaine génération de FD-SOI jusqu’à 7 nm pour ST Microelectronics et Global Foundries (GF) dans leur coentreprise de Crolles, située juste à côté du Leti, avec une nouvelle salle blanche construite plus tard dans l’année et une toute nouvelle ligne pilote. Elle sera au cœur du développement de nouvelles technologies pour les microcontrôleurs et la technologie sans fil 6G au cours de la prochaine décennie.
Durabilité
« La durabilité est un besoin clair pour notre propre salle blanche et pour nos partenaires, la souveraineté de la France et le « Europe Chip Act » et l’accent est donc mis sur le FD SOI pour 2030 avec un process à 10 et 7 nm », a-t-il déclaré. « Nous nous occuperons de l’informatique et de la RF avec le FD-SOI et GF est plus spécialisé dans la RF et, bien sûr, nous verrons aussi comment les substrats évoluent.
Mais nous devons aussi tenir compte des considérations relatives aux systèmes, en particulier avec les ordinateurs quantiques et la prochaine génération de réseaux sans fil 6G.
« En ce qui concerne la capacité de systèmes, nous abordons ce problème avec une approche globale, qui commence par les matériaux », a-t-il déclaré. « Nous devons réduire les couches de matériaux grâce à l’optimisation et changer les matériaux, fournir les composants et comprendre les applications futures. La 6G modifiera les fréquences de fonctionnement et ce sera donc complètement différent de la situation actuelle. Il y aura des opportunités pour réduire la consommation d’énergie.
« De nombreux partenaires nous disent que nous sommes le seul endroit où l’on peut transformer de bonnes idées en produits, car nous disposons de l’équipement et des salles blanches nécessaires à l’exploration et à la maturation de la technologie, et c’est sur ce point que nous voulons mettre l’accent à l’avenir, tout en maintenant le lien entre la recherche et l’industrie.
« Le FD-SOI est la solution la plus efficace sur le plan énergétique pour la conception de signaux mixtes », déclare Jean-René Lèquepeys, directeur de la technologie et directeur des programmes au Leti. « Nous pensons qu’il s’agira d’un élément de rupture, car il offrira les mêmes performances qu’un FinFET de 5 nm. Nous voulons repousser les limites du FD-SOI et à 7 nm, c’est la limite de la lithographie par immersion. Nous prévoyons ensuite de faire du GAA avec des matériaux 2D. Nous connaissons bien le GAA et avons déposé 45 brevets à ce sujet, et cette technologie sera nécessaire pour les produits automobiles tels que les microcontrôleurs à partir de 2032.
Il s’agit de technologies avancées plutôt que de technologies de pointe, précise-t-il.
« Nous ne voulons pas être un leader à la pointe du progrès. Dans l’informatique en mémoire, par exemple, on assiste à un changement radical de l’architecture et l’idée n’est pas d’utiliser les nœuds les plus avancés, mais plutôt une haute densité pour la mémoire et le calcul, et nous avons un programme important dans ce domaine. Le déplacement des données au sein du processeur représente 90 % de la consommation d’énergie, il est donc important de s’en préoccuper. Le calcul en mémoire pourrait se faire dans la SRAM ou la RRAM, mais nous devons développer des compilateurs et des ordonnanceurs pour y parvenir.
La différence essentielle aujourd’hui est que, pour la première fois, le coût par fonction de la technologie 3 nm augmente. Les dernièrs wafers à 3 nm coûtent 25 000 dollars, soit une augmentation de 20 % depuis le début de l’année.
« Nous pensons qu’il existe une manière différente d’avoir un système informatique efficace avec un packaging hétérogène en 3D et un calcul en mémoire. D’ici deux ou trois ans, ces systèmes seront intégrés dans les produits, après quoi nous devrons nous débarrasser de l’architecture Von Neuman, mais il y a énormément de logiciels hérités du passé. Toutefois, ce sont les personnes issues des microcontrôleurs qui pourraient jouer un rôle clé dans l’informatique de pointe, et non les fabricants de grans CPUs.
- Siemens et le Leti s’associent pour la première conception photonique hybride automatisée
- Le Leti combine neuf pistes de recherche pour l’électronique durable
- L’imec et le CEA-Leti travaillent ensemble sur l’IA et le quantique
La souveraineté est une condition essentielle pour soutenir la loi sur les puces électroniques de l’UE.
« Si nous n’avons pas de fonderie, nous sommes perdants », a déclaré M. Dauvin. « Si vous prenez le marché des microcontrôleurs, ils sont utilisés dans de nombreux marchés différents et doivent durer longtemps, il est donc absolument nécessaire de conserver cette capacité.
La souveraineté concerne également la protection des données des utilisateurs, l’informatique edge avec des systèmes à faible consommation d’énergie et à faible latence. « Nous devons aller plus vite vers l’informatique edge », a déclaré JLR.
C’est dans cette optique que le projet de ligne pilote du Leti a été privilégié par rapport à celui de l’IMEC, qui lui vise les technologies de traitement sub-nm.
« La ligne pilote sera ouverte à tous les acteurs européens afin de promouvoir la technologie, mais nous pensons également à des technologies plus larges telles que le FDSOI. Nous allons acquérir une ligne de 300 mm avec des outils pour le FD-SOI d’abord, mais aussi pour d’autres applications et, en fin de compte, nous voulons ouvrir cette ligne à de nombreux acteurs en Europe. Il n’est pas facile de maitriser ce type de technologie avancée.
« Pour la 3D et les chiplets, nous avons besoin à la fois de transistors FinFET dans une grosse unité centrale et de FDSOI, nous avons absolument besoin des deux. Nous devons sélectionner la bonne technologie pour la bonne fonction, qu’il s’agisse de photonique ou de dispositifs quantiques sur FD-SOI. »
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
