TSMC prépare le process de fabrication 2nm
gtag(‘js’, new Date()); gtag(‘config’, ‘UA-160857065-1’);
La fonderie taïwanaise TSMC travaille avec ses clients sur les moyens de passer à un processus 2nm après sa technologie de processus 3 nm (N3) de nouvelle génération.
«Nous travaillons avec nos clients sur le calendrier du prochain nœud majeur au-delà de N3», a déclaré CC Wei, directeur général de TSMC. L’entreprise a développé un certain nombre de technologies qui pourraient être utilisées à 2 nm. Il s’agit notamment de nanosheets (nanofeuillets) et de carbon nanotubes (nanotubes de carbone) 2D et 1D.
«Pour la technologie au-delà de N3, nous sommes optimistes car nous voyons de nombreuses solutions innovantes pour la mise à l’échelle», a déclaré YJ Mii, vice-président senior de la R&D chez TSMC. «Nous avons fait des percées majeures dans des matériaux tels que les nanotubes de carbone 2D et 1D, les nanofeuilles et les nanofils. Cette année, nous avons présenté une nanofeuille 32 bits fonctionnelle et des matériaux à haute mobilité pour les canaux 1 nm. C’est un bon exemple de préparation des options technologiques à l’avance », a-t-il déclaré.
Le processus actuel N5 5nm qui est en production de volume à la Fab 18 à Taiwan utilise largement la technologie 13,5 nm Extreme UV (EUV) qui sera utilisée pour N3 3nm qui sera en production en volume en 2022. TSMC travaille également actuellement avec Graphcore le concepteur britannique de puces AI sur le passage plus large à la technologie 3nm qui sera en production en série dans la seconde moitié de 2021. La puce actuelle, construite sur 7 nm, a 59,4 milliards de transistors. «Nous avons maintenant commencé à explorer ce que nous pouvons réaliser en utilisant le prochain processus 3 nm», a déclaré la Dr Maria Marced, présidente de TSMC Europe.
Le processus N3 fournit une augmentation de 1,7x de la densité logique par rapport au processus N5 actuel, ce qui fournirait plus de 100 milliards de transistors pour la prochaine puce de Graphcore.
Cependant TSMC ne s’engagera pas actuellement sur une chronologie au-delà de 3 nm. «Il est trop tôt pour les détails de la prochaine plate-forme technologique, mais nous pensons que nous serons en mesure de trouver une solution à une cadence prévisible», a déclaré Kevin Zhuang, vice-président directeur du développement commercial. La cadence actuelle mettrait le procédé N2 2nm en production de volume en 2024.
EUV sera la clé à 2 nm et moins, selon Mii. «Dans l’avenir, nous prévoyons d’utiliser de nouveaux masques et matériaux, de nouvelles résistances et un « patterning » multiple», a-t-il déclaré. «Cela permettra un « patterning » bien au-delà de N2 (2 nm). Nous travaillons également avec ASML sur des scanners à grande ouverture numérique (NA). »
Ces technologies seront développées dans un nouveau centre de R&D. «La première phase a commencé au premier trimestre et devrait s’achever en 2021 et abritera 8 000 scientifiques et ingénieurs», a déclaré Mii.
TSMC a également lancé un processus 4 nm, N4, en tant que rétrécissement du processus N5 actuel qui est compatible avec les modèles IP et SPICE actuels, mais avec moins de masques et une densité logique plus élevée pour une taille de puce plus petite afin de réduire les coûts.
Lire aussi:
7 clients se partagent toute la production 5nm de TSMC
TSMC devient la plus grande société mondiale de semiconducteurs
Intel largement en tête en 2019, STMicro huitième
Intel évincé par ARM dans les futurs Macs d’Apple?
TSMC met 12 milliards de $ pour une Fab 5nm en Arizona
Related articles
- FIRST SEVEN CUSTOMERS FOR 5nm TSMC PRODUCTION
- NXP, TSMC TEAM ON 5nm AUTOMOTIVE PROCESS
- TOP TEN CHIP FOUNDRY REVENUES SEE BOOST
Other articles on eeNews Europe
- Altran and Intel open up edge AI telecoms platform
- Slovenia’s 5G upgrade takes just one week
- ARM signs three year US defence deal
- Partnership to deploy first 5G narrowband-IoT over satellite
- Nokia phone designer raises $230m for 5G
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
