TSMC annonce son processus 5nm
Le processus FinFET à 5nm sera destiné initialement tout comme son prédecesseur 7nm aux applications informatiques mobiles et composants informatiques de hautes performances.
L’infrastructure de conception comprend des fichiers technologiques, des kits de conception de processus (PDK), des outils, des flux de conception entre des outils et des cœurs IP validés avec une production de silicium de test. Des sociétés telles que ARM, Cadence et Synopsys ont collaboré avec TSMC pour créer l’infrastructure de conception.
Comparé au processus 7 nm de TSMC, le processus 5 nm offre une densité logique de 1,8X et un gain de vitesse de 15% sur un cœur ARM Cortex-A72. Le processus à 5 nm donne de meilleurs résultats de rendement que tous les autres processus de TSMC à la même étape de leur déploiement, a déclaré TSMC.
« La technologie 5 nanomètres de TSMC offre à ses clients le processus logique le plus avancé du secteur pour répondre à la demande en croissance exponentielle de puissance de calcul tirée par l’IA et la 5G », a déclaré Cliff Hou, vice-président du développement technologique chez TSMC.
Les PDK à 5 nm incluent: symboles de composants, Pcells, netlisting et fichiers de conception, de simulation, de placement, remplissage factice, extraction de paramètres, vérification physique et signature. La Foundation IP comprend des ensembles haute densité et hautes performances de bibliothèques de cellules standard et de compilateurs de mémoire.
« Plusieurs clients communs ont réalisé avec succès des « tape-outs » de production de 5 nm utilisant les outils, les flux et la propriété intellectuelle de Cadence pour un développement complet de la production », a déclaré Aniruth Devgan, président de Cadence, dans un communiqué publié par TSMC.
à lire également:
Un transistor mono-atome qui fonctionne à température ambiante!
ARM défie Intel avec de nouveaux processeurs PC
14nm: Intel n’y arrive pas et sous-traiterait à TSMC ?
Related links and articles in English:
News articles:
Update: IMEC, Cadence tape out first 5nm test chip
Cadence gets EDA certification for TSMC’s 5nm and 7nm+ FinFET processes
Samsung to introduce nanosheet transistors in 3nm node
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
