Teradyne et Tokyo Electron renforcent le test des puces IA avec une solution KGD pour le packaging avancé
Teradyne et Tokyo Electron (TEL) ont développé une solution intégrée destinée au screening Known Good Device (KGD) des dispositifs microélectroniques utilisés dans les applications d’intelligence artificielle et les centres de données. Cette plateforme associe le système de test automatisé UltraFLEXplus de Teradyne au prober Prexa SDP de Tokyo Electron afin d’améliorer la qualité et la fiabilité des puces avant leur intégration dans des architectures à packaging avancé.
Alors que l’industrie des semi-conducteurs adopte massivement les architectures à base de chiplets, les exigences en matière de contrôle qualité deviennent de plus en plus strictes. Dans les packages 2,5D et 3D, plusieurs dies sont assemblés au sein d’un même composant, ce qui augmente considérablement l’impact potentiel d’un défaut sur le rendement global.
Le screening KGD devient un enjeu stratégique
L’essor des processeurs IA et des accélérateurs destinés aux centres de données s’accompagne d’une complexité croissante des architectures de packaging. Lorsqu’un seul die défectueux est intégré à un package multi‑dies à forte valeur ajoutée, l’ensemble du module peut être compromis.
Le principe du KGD consiste à identifier avec un haut niveau de confiance les composants fonctionnels avant leur intégration finale. Cette approche permet de protéger le rendement de fabrication, de réduire les pertes et d’améliorer la fiabilité des systèmes déployés.
Une intégration étroite entre test et probing
La solution développée conjointement repose sur l’association directe entre les ressources de test de la plateforme UltraFLEXplus et les capacités de manipulation et de contrôle thermique du système Prexa SDP.
Cette intégration permet de réaliser des mesures précises sur des dispositifs individuels tout en maîtrisant les contraintes thermiques associées aux puces de dernière génération. Les composants destinés aux applications IA présentent en effet des densités de puissance de plus en plus élevées, ce qui rend la gestion de la température critique durant les phases de validation.
Une architecture ouverte et adaptable
La cellule de test a été conçue selon une approche ouverte permettant aux utilisateurs d’intégrer différents types de cartes de test, d’interfaces et d’équipements complémentaires. Cette flexibilité facilite son adoption par les sociétés fabless, les fondeurs et les acteurs spécialisés dans l’assemblage et le test des semi-conducteurs.
Cette capacité d’intégration contribue également à limiter les risques liés à l’introduction de nouvelles technologies dans les flux de production existants.
Une réponse aux besoins des infrastructures IA
Les centres de données et les systèmes d’intelligence artificielle nécessitent des composants offrant à la fois des performances élevées et une fiabilité irréprochable. La qualité des dies individuels devient donc un facteur déterminant dans la réussite des déploiements à grande échelle.
La combinaison des technologies Teradyne et Tokyo Electron permet de mettre en œuvre une stratégie de test adaptée aux contraintes des architectures IA modernes tout en sécurisant les volumes de production.
Pour les ingénieurs en test et en packaging avancé, cette innovation souligne l’importance croissante du screening KGD dans les architectures chiplets. La capacité à combiner test électrique haute performance, gestion thermique avancée et validation précoce des dies devient essentielle pour garantir le rendement et la fiabilité des plateformes IA de nouvelle génération.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
