MENU

Synopsys lance des IP de processeurs IA pour SoCs

Nouveaux produits |
Par Andre Rousselot


Les DesignWare ARC NPX6 et NPX6FS NPU IP répondent aux exigences du calcul en temps réel avec une consommation d’énergie ultra-faible pour les applications d’IA. La boîte à outils de développement DesignWare ARC MetaWare MX fournit un environnement de compilation complet avec un partitionnement automatique de l’algorithme de réseau neuronal pour maximiser l’utilisation des ressources.

Autres articles Synopsys

Les systèmes avancés d’aide à la conduite (ADAS), la surveillance, les téléviseurs et caméras numériques et d’autres applications d’intelligence artificielle émergentes qui implémentent des modèles de réseaux neuronaux complexes sollicitent davantage les ressources de calcul et de mémoire, souvent pour des fonctions critiques pour la sécurité. Pour répondre à la gamme d’exigences des applications, l’IP ARC NPX6 NPU offre :

  • Évolutivité de 4K à 96K MACs
  • Fournit, en une seule instance, jusqu’à 250  téra opérations par seconde (TOPS) minimum à 1,3 GHz sur des process 5 nm , ou jusqu’à 440 TOPS en utilisant de nouvelles fonctionnalités de parcimonie, qui peuvent augmenter les performances et réduire les besoins énergétiques pour exécuter un réseau de neurones
  • Intègre des fonctionnalités de connectivité matérielle et logicielle qui permettent la mise en œuvre de plusieurs instances NPU pour atteindre jusqu’à 3 500 TOPS de performances sur un seul SoC
  • Fournit plus de 50 fois les performances de la configuration maximale de l’IP du processeur ARC EV7x
  • Offre une prise en charge optionnelle de la virgule flottante 16 bits à l’intérieur du matériel de traitement neuronal, maximisant les performances de la couche et simplifiant la transition des GPU utilisés pour le prototypage d’IA vers des SoC produits en volume optimisés en termes de puissance et de surface de puce.

L’IP DesignWare ARC NPX6FS NPU répond aux exigences strictes de détection aléatoire des défauts matériels et de flux de développement de sécurité fonctionnelle systématique pour atteindre la conformité ISO 26262 ASIL D. Les processeurs, avec une documentation de sécurité complète incluse, disposent de mécanismes de sécurité dédiés pour la conformité à la norme ISO 26262 et répondent aux exigences de criticité mixte et de virtualisation des architectures zonales de nouvelle génération.

La boîte à outils de développement ARC MetaWare MX comprend des compilateurs et un débogueur, un kit de développement logiciel (SDK) de réseau neuronal, des plates-formes virtuelles SDK, des runtimes et des bibliothèques, ainsi que des modèles de simulation avancés. MetaWare MX offre une chaîne d’outils unique pour accélérer le développement d’applications et partitionne automatiquement les algorithmes sur les ressources MAC pour un traitement hautement efficace. Pour les applications automobiles critiques pour la sécurité, la boîte à outils de développement MetaWare MX pour la sécurité comprend un manuel de sécurité et un guide de sécurité pour aider les développeurs à répondre aux exigences ISO 26262 et à se préparer aux tests de conformité ISO 26262.

« Des images à plus haute résolution, plus de caméras dans les systèmes et des algorithmes plus complexes font que les exigences de traitement de l’IA atteignent des performances TOPS élevées », déclare John Koeter, vice-président principal, marketing et stratégie du groupe de solutions Synopsys. « Avec les nouveaux DesignWare ARC NPX6 et l’IP NPX6FS NPU, ainsi que les kits d’outils de développement MetaWare MX, les concepteurs peuvent tirer parti des derniers modèles de réseaux neuronaux, répondre aux demandes croissantes de performances et accélérer la mise sur le marché de leurs prochains SoC intelligents. » DesignWare ARC NPX6 NPU IP, NPX6FS NPU IP et la boîte à outils de développement MetaWare MX sont désormais disponibles pour les premiers clients.

Synopsys

Other articles on eeNews Europe 

 


Share:

Linked Articles
Electronique-ECI
10s