SuVolta annonce la plate-forme faible consommation PowerShrink
" Dans un monde de plus en plus dominé par les applications mobiles, la consommation d’énergie et le coût sont les principaux facteurs limitant la réduction d’échelle des procédés semi-conducteurs. SuVolta a développé une technique novatrice de réduction des consommations dynamique et de fuite du transistor CMOS. En limitant les variations de la tension de seuil tout en préservant la performance sous une faible tension d’alimentation, la plate-forme de SuVolta étend la durée de vie des procédés CMOS à substrat massif planaire et des produits les utilisant ; elle évite de recourir aux technologies coûteuses et complexes de lithographie telles que EUV, FD-SOI ou FinFET. De plus, la technologie CMOS DDC permet aux entreprises de préserver et de continuer à étendre les bibliothèques de blocs IP qu’elles ont mis des années à développer " déclare T.J. Rodgers, fondateur, président, CEO et l’un des directeurs de Cypress Semiconductor.
SuVolta a fabriqué de larges blocs de mémoires statiques SRAM fonctionnant à moins de 0,5 V, démontrant ainsi que le transistor DDC permet aux circuits de fonctionner avec une tension d’alimentation VDD réduite de bien plus de 30%. Cette tension de moins de 0,5 V compte parmi les plus basses obtenues en technologie CMOS 65 nm ; elle est beaucoup plus basse que la tension de fonctionnement minimum (VDD-min) de 0,8 V et plus des SRAM typiques en technologie CMOS conventionnelle.
Le transistor DDC (Deeply Depleted Channel) de SuVolta
Contrôler la consommation d’énergie est essentiel si l’on veut accroître la fonctionnalité des circuits intégrés et réduire les paramètres des procédés semi-conducteurs. Le transistor DDC de SuVolta est composé d’une structure unique de canal à déplétion profonde apportant de grands avantages sur le plan de la consommation énergétique, par rapport à la technologie conventionnelle de transistor. En réduisant de 50% les variations de la tension de seuil VT, le transistor DDC permet d’abaisser la tension d’alimentation VDD de 30% ou plus en gardant la même fréquence d’horloge système et en réduisant les fuites globales. En améliorant la mobilité des canaux, le transistor DDC augmente aussi le courant de commande Ieff de 10% ou plus. En outre, une gestion encore plus efficace de la tension de seuil est possible par des techniques de polarisation du substrat, grâce à l’augmentation spectaculaire du coefficient du substrat.
" Jusqu’à présent, les innovations des procédés semi-conducteurs étaient principalement axées sur la performance. Or le plus grand problème aujourd’hui n’est plus la performance, mais la consommation. SuVolta sort de cette impasse en réduisant significativement la variation de la tension de seuil du transistor, afin d’abaisser la tension d’alimentation nécessaire, " explique Scott Thompson, CTO de SuVolta. " Notre technologie de transistor DDC submicronique répond au problème du contrôle de la tension de seuil en limitant les effets aléatoires et autres sources de fluctuation des dopants, en améliorant simultanément la mobilité des porteurs et en réduisant la capacité du transistor, de manière à conserver la même fréquence avec une consommation beaucoup plus basse. "
Facile à adopter, compatible avec les usines et les flots de conception actuels
La plate-forme basse consommation PowerShrink est compatible avec l’infrastructure actuelle de fabrication et de conception des circuits intégrés. Le transistor DDC de SuVolta exploite les règles de conception et flots de procédés CMOS existants, et peut être fabriqué dans les usines existantes, car il ne nécessite aucun nouvel équipement ou nouveau matériau. De plus, la plate-forme PowerShrink de SuVolta utilise des outils de conception et des flots de conception conventionnels.
Les circuits et techniques de conception de SuVolta exploitent les propriétés uniques du transistor DDC pour réduire davantage encore la consommation, en gérant la tension de seuil VT plus efficacement qu’il n’est possible avec un transistor conventionnel. La polarisation adaptative de substrat permet de corriger les variations systématiques de fabrication, réduisant plus fortement encore la variation de VT et augmentant le rendement de puces fonctionnelles. La polarisation dynamique de substrat permet de réduire les effets de température et de vieillissement, et d’augmenter l’efficacité des modes de consommation en autorisant un fonctionnement à très basse tension. " La consommation des circuits intégrés limite la fonctionnalité pouvant entrer dans les produits informatiques mobiles comme les smartphones, les tablettes et les notebooks, " commente Bruce McWilliams, président et CEO de SuVolta. " Abaisser la consommation des semiconducteurs aura d’importantes retombées au niveau des applications et produits qu’il est possible de développer. SuVolta est très heureux d’offrir à l’industrie une plate-forme technologique qui fait progresser les capacités offertes en continuant à réduire les paramètres nominaux des technologies CMOS planaires à substrat massif. "
A propos de SuVolta
SuVolta Inc. développe et concède des licences de technologies de semi-conducteurs qui apportent une réduction considérable de la consommation énergétique des circuits intégrés tout en préservant leur performance. Implantée dans la Silicon Valley, son équipe rassemble des ingénieurs et scientifiques de classe mondiale détenant une longue expérience de développement et d’innovation technologiques ayant fait progresser l’industrie des semi-conducteurs. La société dispose de solides supports financiers avec le soutien des firmes leaders d’investissements Kleiner Perkins Caufield & Byers (KPCB), August Capital et NEA.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :