MENU

L’Infrastructure Time Machine devrait réduire de 10 fois les temps de production de semiconducteurs

Actualité générale |
Par Alain Dieul


Search for the Next (SFN), l’inventeur de la combinaison composée du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL), propose désormais une famille de quatre ITM (Infrastructure Time Machine) – qui peuvent être considérés comme des nœuds de process – qui permettent aux concepteurs de puces de produire des circuits intégrés dans des usines de fabrication de géométrie plus anciennes de 180 nm par exemple et même d’un micron avec des performances équivalentes aux composants CMOS fabriqués dans les usines de pointe actuelles.

Par exemple, une usine équipée de steppers photo-lithographiques à 180 nm – comme Newport Wafer Fab, la plus grande usine de production de semi-conducteurs du Royaume-Uni qui est au centre d’une guerre politique et commerciale concernant son projet de vente à des propriétaires étrangers – pourrait désormais produire des composants ZTL avec les performances (taille, vitesse et performances) équivalentes à du CMOS 35nm en mettant en œuvre ITM35… et à un coût extrêmement réduit.

David Summerland, PDG de SFN, explique : « Jusqu’à Bizen, le transistor Zpolar et la logique ZTL, les puces hautes performances pour des applications telles que la 5G et RISC-V ne pouvaient être produites que dans des installations telles que celles du géant taïwanais TSMC, qui contrôle la plupart de la production mondiale de semi-conducteurs hautes performances. Désormais, les fabs britanniques et occidentales peuvent redevenir compétitives et même dépasser les géants taïwanais et coréens, tout en garantissant les meilleurs intérêts nationaux.

SFN lance quatre ITM : ITM180 qui peut fournir des puces ZTL avec les performances d’un CMOS 180 nm en utilisant un équipement d’un micron ; ITM35 qui permet de fabriquer des circuits intégrés équivalents CMOS 35 nm dans des fabs de nœuds de process 180 nm ; ITM5, qui permet des performances CMOS de 5 nm à partir de steppers de 28 nm, et ITMSubnm, ce qui signifie que les usines de fabrication de pointe actuelles de 3 nm seront en mesure de fournir d’incroyables capacités de niveau Angstrom inférieur au nm. VHDL est intégré dans l’ITM choisi, qui fournit à la fois le POR (Process Of Reference) et le GDSii pour transférrer le CI résultant aux fabs. L’infographie montre ce processus.

 

Infographie : L’infrastructure Time Machine (ITM) Bizen

Sur l’axe de gauche, nous voyons des nœuds de fabrication CMOS remontant dans le temps à partir de l’état de l’art actuel en 3 nm. Chaque rangée représente environ une décennie. L’axe de droite montre le nœud CMOS qui serait nécessaire pour obtenir les performances que la combinaison composée du transistor Zpolar Bizen wafer process et de la Zpolar Tunnel Logic (ZTL) peut offrir. Le nombre croissant de cônes montre comment les marchés se sont élargis chaque décennie, passant des seules applications informatiques d’il y a 60 ans à aujourd’hui, où la micropuce est omniprésente et est utilisée dans tout, de l’IdO, aux véhicules électriques, dans les communications et les biens de consommation à la défense et autres. installations stratégiques et sensibles au niveau national. Les fonderies peuvent utiliser les nœuds de processus ITM pour produire avec un nœud de traitement équivalent CMOS plus ancien afin de produire des puces basées sur ZTL qui offrent des augmentations de performances d’un ordre de grandeur par rapport à leurs équivalents CMOS désormais obsolètes. Le VHDL est intégré à l’ITM sélectionné (en fonction des exigences de performances) par les concepteurs de puces. L’ITM, qui contient les bibliothèques de composants entièrement caractérisées (LIB) et le kit de développement de processus (PDK), fournit à la fois le processus de référence (POR) et les informations GDSii aux fonderies pour fabriquer la puce ZTL.

Bizen applique la mécanique quantique à toute technologie de process de wafers. Les puces Bizen ZTL demandent beaucoup moins de couches de process, ce qui permet de fabriquer des composants complexes dans des fabs utilisant une géométrie plus large à travers le monde. Summerland explique: « Une fab 180 nm utilisant ITM35 pour fournir des puces ZTL avec des performances équivalentes à un CMOS 35 nm aura dix fois moins d’étapes de process qu’un process CMOS 35 nm classique, ce qui entraînera une réduction de 10 fois du temps de production. Cela se traduit par une multiplication par 40 à 50 du bénéfice net de la fab convertie à Bizen. En même temps, cela contribue massivement à résoudre les pénuries de semi-conducteurs. »

Bien qu’il s’agisse d’une nouvelle technologie, le processus Bizen peut fonctionner sur des technologies de process de silicium standard en utilisant un équipement de traitement CMOS standard. Bizen est en développement dans une fab britannique depuis quatre ans, et SFN a produit des wafers de test «gold standard», qui ont été caractérisées. Les données de caractérisation extraites ont été placées dans un livre de données JMP et utilisées pour produire des modèles SPICE qui s’exécutent dans l’environnement de conception Cadence et correspondent aux résultats de flux du process de wafers de Synopsis.

Summerland conclut : « Nous savons bien que des développements de la technologie CMOS s’étendent jusqu’en 2036 au moins avec des géométries de puces allant jusqu’à deux angströms. Mais il est important de comprendre que CMOS c’est de la logique, et MOS un transistor. Même les CFETS sont un empilement de nMOS et pMOS. Bizen/ZTL est un énorme pas en avant et rendra superflues d’autres approches complexes. Les transistors Zpolar s’éloignent de la dépendance à la structure unipolaire du CMOS, pour tirer parti d’une entrée à déclenchement capillaire inhérente et d’une taille verticale minimisée. Nous pensons que « Time Machine » est la meilleure description de la combinaison composée du process de wafers Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL) : en utilisant cette technologie, les concepteurs de circuits intégrés peuvent remonter 10 ans dans les capacités de fabrication, puis avancer de 10 ans – ou plus – en termes de performances, avec les composants ZTL qu’ils créent. Étant donné que les circuits intégrés sont tellement plus simples à produire et/ou que davantage de puces peuvent être fabriquées par wafer, nous résolvons également la crise de la pénurie de semi-conducteurs et, en même temps, éliminons notre dépendance vis-à-vis des puissances étrangères et de leurs routes. Là où nous allons, nous n’avons pas besoin de routes.

Bizen est protégé par brevet et est développé au Royaume-Uni par Search For The Next (SFN).
Pour plus de détails sur Bizen, ZTL et SFN, veuillez visiter

https://www.wafertrain.com/blog

https://www.wafertrain.com/discussions

 

 

À propos de SFN

Fondée en 2017 et basée à Nottingham à l’Ingenuity Building, University of Nottingham Business Park, Search for the Next (SFN), a développé la combinaison composée du process de wafer Bizen, du transistor Zpolar et de la logique de tunnel Zpolar (ZTL) pour permettre à une fab de réduire les temps de production de 10 fois et d’augmenter le bénéfice net d’environ 40 à 50 fois. Le process a fait ses preuves en fonderie et suit des années de tests, de caractérisation et de journalisation. SFN appelle cela l’Infrastructure Time Machine (ITM).

La technologie est protégée par brevet et développée en utilisant des fabs de production complètes, toutes financées par SFN, qui est soutenue par une base diversifiée d’investisseurs privés qui ont déjà pu échanger leurs actions hors marché à une valorisation de 100 millions de dollars.

www.wafertrain.com

 

 


Share:

Linked Articles
10s