Le français Menta et Codasip rejoignent le projet IA neuromorphique RISC-V 3D

Actualité générale | 9 mai 2023

Par Nick Flaherty

RISC-V RISC-V IA neuromorphique

Le laboratoire de recherche de Codasip, un développeur européen de processeurs RISC-V et la société française de FPGAs embarqués Menta ont rejoint un projet de construction d’une puce d’IA neuromorphique 3D.

Le projet NimbleAI, d’un montant de 10 millions d’euros, vise à développer une puce d’IA intégrée 3D de détection et de traitement neuromorphique d’ici 2025.

Codasip Labs, dirigé par le fondateur de Codasip Karel Masařík, va développer un noyau RISC-V à l’aide de son outil Codasip Studio avec des extensions d’instructions personnalisées pour le réseau de neurones neuromorphique, ou à impulsions, piloté par les événements, ainsi que son langage de description d’architecture CodAL. Si tout se passe comme prévu, cela se traduira par la création d’une architecture neuromorphique intégrale pour exécuter efficacement des algorithmes de vision par ordinateur précis et diversifiés pour les terminaux, explique la société.

Ceux-ci sont généralement limités en ressources et en espace disponible. Les cas d’utilisation incluent les appareils d’imagerie médicale portables et alimentés par batterie, les moniteurs intelligents pour les véhicules autonomes ou même les lunettes de suivi oculaire portables.

Le cœur sera ensuite mappé sur un eFPGA de Menta qui pourra être mis à jour régulièrement avec de nouveaux algorithmes. « Notre technologie a été conçue pour être facilement intégrée aux technologies d’autres partenaires qui, ensemble, sont essentielles pour l’inférence d’IA à faible consommation et en constante évolution », a déclaré Vincent Markus, PDG de Menta. Les algorithmes tels que ceux utilisés par l’IA évoluent 4 fois plus vite que la cadence de production d’une puce donc la possibilité de reprogrammer le matériel des puces leur permet de s’adapter en permanence à ces besoins. Menta est actuellement la seule solution européenne industrialisée pour la logique programmable embarquée et est impliquée dans plusieurs projets européens tels que le projet EPI-SGA2, le projet PROMISE et le nouveau projet MOSAICs-LP.

Parmi les autres 19 membres du projet il y a le fabricant de puces français GrAI Matter Labs et le fournisseur d’outils EDA MZ Technologies ainsi que le CEA en France, l’imec en Belgique, les universités de Manchester et Queen Mary au Royaume-Uni et TU Eindhoven aux Pays-Bas.

Le projet prévoit d’obtenir une amélioration de l’efficacité énergétique de 100 fois et une réduction de la latence de 50 fois grâce au calcul mémoire et à l’eFPGA, ainsi qu’au stockage intégré basé sur ReRAM avec des couches de circuit 3D utilisant des vias dans le silicium.