Intel lance un GPU avec 100 milliards de transistors
Intel a construit un composant avec plus de 100 milliards de transistors pour les centres de données et les superordinateurs en utilisant une combinaison de son propre process Intel 7 et le TSMC N5 5 nm.
« Ponte Vecchio est notre architecture GPU pour centre de données et est un véritable tour de force avec la densité de calcul la plus élevée jamais produite par Intel. Si on ne regarde que l’année dernière, on se rend compte que la technologie était au cœur de la façon dont nous communiquions, travaillions, jouions et faisions face à la pandémie. L’énorme puissance de calcul s’est avérée cruciale. Pour l’avenir, nous sommes confrontés à une demande massive de calcul – potentiellement un besoin de 1 000 fois plus d’ici 2025. Cette augmentation de 1 000 fois en quatre ans est la loi de Moore à la puissance cinq », a déclaré Raja Koduri, vice-président principal et directeur général du Groupe Systèmes Informatiques et Graphiques.
« Il s’agit du SoC le plus complexe qu’Intel ait jamais construit et un excellent exemple pour voir notre notre stratégie IDM 2.0 prendre vie », a-t-il déclaré. «Avec ce produit, nous donnons vie à notre projet moon-shot, le composant de 100 milliards de transistors qui fournit le plus de FLOPs de l(industrie et une densité de calcul de pointe pour accélérer l’intelligence artificielle, le calcul haute performance et les charges de travail d’analyse avancées.» Il y a une discussion sur la densité des transistors pour la loi de Moore, basée sur la feuille de route d’Intel, à How long has the semiconductor industry got?
Related articles
-
Intel et Synopsys en route vers une collision frontale sur ARC ?
- Intel teams with Leti to advance 3D packaging
Ponte Vecchio tire parti de plusieurs process avancés de fabrication de semiconducteurs en utilisant la technologie EMIB et le packaging Foveros 3D ainsi que le processus 5 nm de TSMC. Le pont d’interconnexion multi-puces intégré (EMIB) utilise une très petite puce de pont, avec plusieurs couches de routage, intégrée dans le cadre de notre process de fabrication de substrat. Tout cela crée les 100 milliards de transistors dans le système en boîtier, plutôt qu’une puce monolithique.
Ponte Vecchio est composé de plusieurs conceptions complexes qui sont construites sur des tuiles séparées, puis assemblées via une tuile EMIB qui permet une connexion basse consommation et haute vitesse entre les tuiles. Ceux-ci sont assemblés dans un emballage Foveros qui crée l’empilement 3D de silicium actif pour la puissance et la densité d’interconnexion. Une interconnexion MDFI haute vitesse permet de passer d’une à deux piles.
La tuile « Compute Tile » est un ensemble dense de noyaux Xe et constitue le cœur du Ponte Vecchio. Une tuile a huit cœurs Xe avec un total de 4 Mo de cache L1 pour un calcul économe en énergie. La tuile a un pas de bosses extrêmement serré de 36 microns pour un empilement 3D avec Foveros et est construit en utilisant le process TSMC N5 5 nm.
La tuile de base est l’élément d’interconnexion du Ponte Vecchio. Il s’agit d’une grosse puce construite sur le process d’Intel 7 (10 nm) optimisé pour la technologie Foveros. Celui-ci intègre toutes les E/S complexes et les composants à bande passante élevée ainsi que l’infrastructure SoC pour PCIe Gen5, la mémoire HBM2e, les liens MDFI pour la connexion de tuile à tuile et les ponts EMIB.
La tuile « Link Tile » fournit la connectivité entre les GPU prenant en charge huit liens par tuile, ce qui est essentiel pour la mise à l’échelle pour HPC et l’IA. Ceci vise 90G SerDes pour activer la solution de mise à l’échelle pour le supercalculateur exascale Aurora. Les tests du silicium d’ingénierie A0 initial montrent des performances de 45 TFLOPS FP32 pour l’IA avec une bande passante de mémoire Fabric de 5 To et une bande passante de connectivité supérieure à 2 To.
Cela utilisera la pile logicielle unifiée ouverte, basée sur des normes, inter-architecture et multi-fournisseurs d’Intel, qui est également utilisée pour les GPU discrets Xe HPG et Alchemist qui seront commercialisés au premier trimestre 2022 pour les jeux haut de gamme sous la marque Arc nouvellement annoncée. La puce Ponte Vecchio n’est pas encore sous la marque Arc mais est en cours de validation et a commencé un échantillonnage limité aux clients. Ponte Vecchio sortira en 2022 pour le marché du HPC et de l’IA.
Lire aussi:
Intel en route vers le process 1nm – vidéo
IBM dévoile une puce en technologie 2nm nanosheet
La fonderie Samsung Foundry finalise le tapeout d’une puce 3nm GAA
Other articles on eeNews Europe
- Rolf Segger on the chip shortage
- The greening of Onsemi
- Intel, Synopsys set for trademark battle
- Mythic upgrades RISC-V core for next AI processor
- European Commission clears Geely, Foxconn joint venture
- Infineon teams for smart glasses and head-up displays
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
