Circuit USB 2.0 UART / FIFO pour la prochaine génération de périphériques
En plus de l’interface série asynchrone (UART), le FT232H prend également en charge l’interface de nombreux autres standard tel que SPI, I2C, JTAG, et des interfaces de programmation FPGA, via son moteur multi-protocole série synchrone (MPSSE), qui est capable d’atteindre des vitesses de communication allant jusqu’à 30Mbits/s. En outre, le MPSSE peut être utilisé par les ingénieurs de conception pour mettre en œuvre leurs propres protocoles de bus série synchrone.
Un nouveau bus propriétaire appelé FT1248 fournit une interface synchrone, série half-duplex à de la logique externe à des débits allant jusqu’à 30 Mo/s. La particularité du bus FT1248 est sa capacité à faire des compromis sur la bande passante en fonction du nombre de lignes de données physiques (une, deux, quatre ou huit) permettant ainsi de brancher le FT232H à la logique externe ce qui offre une flexibilité optimale pour le concepteur du système.
Un régulateur LDO de 1.8V et 3.3V est intégré afin de réduire le nombre de composants externes, tandis que les buffers possèdent 1 Ko de mémoire permettant de fonctionner de manière aisée en USB 2.0 et améliorent ainsi les taux de transfets et le délai de latence .
Les boîtiers proposés pour le FT232H sont (FT232HL) LQFP 48 broches ou QFN (FT232HQ) Rohs. Les deux variantes FT232H ont une plage de température de fonctionnement de -40 °C à +85 °C.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
