
L’architecture sécurisée CHERI passe aux implémentations RISC-V pour les conceptions embarquées avec une carte de développement open source et une perspective vers x86.
Une carte de développement pour CHERI sur RISC-V a été mise au point par l’équipe lowRISC/Sunburst, tandis que les développeurs d’outils de développement Embecosm et Ashling soutiennent la technologie dans les implémentations RISC-V.
Les premières cartes prototypes Sonata ont été fabriquées par NewAE, une filiale de LowRISC, et sont actuellement testées. Il s’agit d’une étape clé pour rendre la technologie CHERI largement accessible aux ingénieurs en systèmes intégrés.
- Codasip livre le premier processeur commercial CHERI
- 2,2 millions de livres sterling pour des projets dans le domaine de l’automobile et de la sécurité embarquée
- AutoCHERI lance des tests de pénétration de la cybersécurité
CHERI est une architecture développée à l’Université de Cambridge pour être plus sûre. Une version a été développée pour ARM et la carte de développement Morello a été lancée en 2022. Un processeur commercial a également été lancé par Codasip en Allemagne.
La carte Sonata a été développée au Royaume-Uni et utilise le noyau CHERIoT Ibex dans un FPGA Artix. Ibex est un cœur de CPU RISC-V 32 bits de qualité production, à code source ouvert, écrit en SystemVerilog et hautement paramétrable, ce qui en fait un choix idéal pour les applications de contrôle embarquées. CHERIoT Ibex est une extension du noyau Ibex, publié en open source par Microsoft, et intègre les fonctions de sécurité de la mémoire de CHERI.
Parallèlement, les chercheurs du CHERI étudient également une version pour x86 et des outils de développement devraient être lancés dans le courant de l’année.
« Nous assistons à un point d’inflexion important pour CHERI, qui passe de la recherche universitaire au soutien d’outils de qualité commerciale par des sociétés telles qu’Ashling et Embecosm », a déclaré Jeremy Bennet, PDG d’Embecosm.
« Il est de plus en plus reconnu que l’amélioration de la sécurité de l’accès à la mémoire conduit à une amélioration significative de la robustesse des logiciels. Que ce soit au moment de l’exécution en utilisant du matériel comme CHERI, ou au moment de la compilation en utilisant de nouveaux langages de programmation comme Rust. Ou mieux encore, une combinaison des deux », a-t-il déclaré.
- 1,5 million de livres pour stimuler l’utilisation du système de sécurité CHERI
- ARM livre le processeur sécurisé révolutionnaire Morello
- Interview du PDG : Sameer Wasson, de MIPS, sur le redémarrage de RISC-V
Ashling, aux États-Unis, soutient également cette technologie.
« Chez Ashling, nous pensons que CHERI représente un changement important dans la façon de penser la sécurité matérielle et logicielle, en offrant une solution plus robuste et plus adaptable aux défis de la cybersécurité. Nous prévoyons conjointement de mettre sur le marché en 2024 des outils RISC-V compatibles avec CHERI, notamment un IDE et un débogueur compatibles avec CHERI, ainsi que des compilateurs commercialement robustes pour C, C++ et Rust », a déclaré Hugh O’Keefe, PDG d’Ashling.
La carte Sonata met l’accent sur la facilité d’utilisation, offrant aux utilisateurs la possibilité de passer d’une configuration à l’autre en toute transparence. Des commutateurs physiques pour le flux binaire et les images logicielles permettent à l’utilisateur de passer facilement d’un flux binaire CHERI à un flux binaire non CHERI ou à différentes applications de démonstration illustrant la compartimentation et les exceptions CHERI.
Le chargement du firmware et du bitstream FPGA, le débogage via JTAG et les UART virtuels sont tous disponibles via un seul connecteur USB qui alimente également la carte. Des connecteurs JTAG et UART externes sont fournis pour les utilisateurs nécessitant des configurations différentes.
L’interface utilisateur est conçue pour être interactive et comprend des commutateurs DIP, des boutons et un joystick à 5 directions pour la saisie. La sortie est facilitée par des LED, un écran LCD et des LED d’exception de capacité spécifique à CHERI, garantissant une expérience complète et conviviale.
Les résultats des tests sur les cartes seront intégrés dans la conception de la prochaine série de 100 cartes, dont la distribution aux parties intéressées est prévue pour le deuxième trimestre 2024. Ensuite, le prototype de la carte Sonata sera mis à disposition, au prix coûtant, puis une variante commerciale sera proposée par un distributeur international.
La conception et l’agencement du circuit imprimé de la Sonata sont déjà disponibles sous une licence libre.
github.com/newaetech/sonata-pcb; www.embecosm.com ; www.ashling.com
