Intel dévoile ses technologies du futur

05 janvier 2022 // Par A Delapalisse
Intel dévoile ses technologies du futur
Intel se dirige vers l'ère de l'angström pour ses semiconducteurs et vers l'informatique quantique selon la présentation de ses tendances technologiques

Intel a dévoilé sa route vers une amélioration de plus de 10 fois la densité d'interconnexion dans le packaging avec un bonding hybride, une amélioration de 30 à 50 % de la surface par l'amélioration des transistors et de nouvelles technologies d'informatique quantique lors de l'IEDM (International Electron Devices Meeting) organisé par l'IEEE le mois dernier.

« Chez Intel, la recherche et l'innovation nécessaires pour faire avancer la loi de Moore ne s'arrêtent jamais. Notre groupe de recherche sur les composants partage les principales avancées de la recherche à l'IEDM 2021 en apportant des technologies de processus et de packaging révolutionnaires pour répondre à la demande insatiable d'informatique puissante dont dépendent notre industrie et notre société. C’est le résultat du travail inlassable de nos meilleurs scientifiques et ingénieurs. Ils continuent d'être à la pointe des innovations pour la poursuite de la loi de Moore », a déclaré Robert Chau, Senior Fellow d'Intel et directeur général de la recherche sur les composants.

Le groupe de recherche sur les composants travaille dans trois domaines clés : la miniaturisation des technologies pour fournir plus de transistors ; de nouvelles capacités de silicium pour les gains de puissance et de mémoire ; et l'exploration de nouveaux concepts en physique pour révolutionner la façon dont le monde fait de l'informatique. De nombreux produits semiconducteurs actuels d'Intel sont issus du travail de recherche du groupe Component Research, y compris le silicium contraint, les metal gates Hi-K, les transistors FinFET, RibbonFET et le packaging, y compris EMIB et Foveros Direct.

Les chercheurs de l'entreprise ont décrit des solutions pour les défis de conception, de processus et d'assemblage de l'interconnexion par bonding hybride, trouvant un moyen d'améliorer la densité d'interconnexion de 10 fois. En juillet dernier, Intel a annoncé son intention d'introduire Foveros Direct, permettant des pas de bosse inférieurs à 10 microns, offrant une augmentation d'un ordre de grandeur de la densité d'interconnexion pour l'empilement 3D. Pour permettre à l'écosystème de bénéficier des avantages d'un packaging avancé, Intel appelle également à l'établissement de nouvelles normes de l'industrie et de procédures de test pour permettre un écosystème de bonding hybride de chiplets.

Au-delà de son RibbonFET avec gate-all-around, Intel développe une approche pour empiler plusieurs transistors CMOS qui vise à obtenir une amélioration de 30 à 50 % de la densité de la logique pour l'avancement continu de la loi de Moore en installant plus de transistors par millimètre carré.

Articles Liés

à suivre: l'ère de l'Angstrom 


Vous êtes certain ?

Si vous désactivez les cookies, vous ne pouvez plus naviguer sur le site.

Vous allez être rediriger vers Google.