Codasip lance 3 processeurs RISC‑V multicoeurs pour IA Edge

08 décembre 2020 // Par A Delapalisse
Three RISC‑V cores add multi-core and SIMD for edge AI
Codasip a lancé les A70XP, MP et XP-MP pour les implémentations RISC-V 64 bits multicœurs avec SIMD pour puces IA Edge

Codasip, le développeur allemand de processeurs RISC-V a lancé trois cœurs de processeur d'application RISC-V 64 bits avec une capacité de données multi-core et SIMD à instruction simple et avec une capacité de données multiples pour des conceptions de systèmes plus performantes dans l'IA Edge.

L'A70XP prend en charge les extensions RISC-V P et les A70X-MP et A70XP-MP permettent la création de systèmes multiprocesseurs symétriques (SMP).

L'extension RISC-V P se compose de 331 instructions qui peuvent être divisées en groupes. L'A70XP comprend une unité SIMD qui exécute les instructions d'extension P avec une latence d'un seul cycle. Les instructions multi-cycles sont mises en pipeline pour en permettre l'exécution à chaque cycle d'horloge. Les applications pour ce processeur incluent le codage / décodage audio, la fusion de capteurs, la vision par ordinateur ainsi que les puces IA Edge pour l'apprentissage automatique.

Les cœurs A70X-MP et A70XP-MP ajoutent des fonctionnalités multicœurs prenant en charge des clusters jusqu'à quatre cœurs dans une configuration SMP avec des caches L1 et L2 configurables avec une microarchitecture évolutive.

La série A de processeurs d'applications est basée sur la microarchitecture Bk7 avec unité à virgule flottante et instructions Atomic et ils utilisent tous une interface externe AXI. Ils prennent également en charge les modes de privilèges Machine, Superviseur et Utilisateur et disposent d'une unité de gestion de la mémoire pour prendre en charge Linux et peuvent être personnalisés à l'aide de Codasip Studio.

«Nous sommes ravis d'étendre notre gamme de processeurs d'application Codasip RISC-V avec des cœurs offrant des performances plus élevées», a déclaré Karel Masařík, PDG de Codasip. «Ces nouveaux noyaux sont le fruit du travail combiné de notre nouveau centre de design français et de notre centre de R&D principal à Brno.»

Les trois cœurs seront disponibles au premier trimestre 2021.

Parallèlement à la série A, Codasip crée deux familles de processeurs pour le domaine embarqué avec une série L pour une faible consommation basée sur


Vous êtes certain ?

Si vous désactivez les cookies, vous ne pouvez plus naviguer sur le site.

Vous allez être rediriger vers Google.