MENU

Montez à bord du bus Avalon : une interface de FPGA simplifiée

Par Linear Technology
Download White Paper

De nombreuses conceptions de FPGA modernes utilisent une version de processeur embarqué pour la commande. Une solution traditionnelle implique l'utilisation d'un processeur « softcore » embarqué tel que NIOS. Une autre solution consiste à utiliser un dispositif SoC qui comprend un processeur intégré « hardcore ». La figure montre un système de FPGA d'Altera typique qui contient le processeur et un assortiment de périphériques connectés par l'intermédiaire du bus Avalon Memory Mapped (MM). Ces processeurs simplifient largement l'application finale, mais nécessitent une expérience solide en programmation et la connaissance de chaînes de compilation compliquées. Cela peut entraver le débogage, en particulier si un ingénieur « hardware » doit lire et écrire vers les périphériques par un moyen simple sans avoir à déranger l'ingénieur « software ». Read More



Disclaimer: by clicking on this button, you accept that your data might be communicated to this company. If you do not want us to communicate your data, please update your details on your profile

Download White Paper
Share:

White Papers
Electronique-ECI
10s