Tampon d’horloge 1,2 V : Microchip lance la famille SY757xx
L’adoption des procédés FinFET avancés pour les FPGA, les SoC, les accélérateurs d’IA et les processeurs de nouvelle génération accroît la demande en drivers d’horloge basse tension. Les concepteurs de cartes se heurtent pourtant à la faible disponibilité de tampons d’horloge LVCMOS 1,2 V standard et de tampons capables de translater des horloges à tension plus élevée vers ces niveaux. Microchip Technology répond à ce besoin avec la famille SY757xx, des tampons d’horloge LVCMOS à sortie 1,2 V.
Les limites des solutions discrètes
Les approches classiques à base de composants discrets et de diviseurs de tension risquent de dégrader l’intégrité du signal et la précision du rapport cyclique de l’horloge, tout en augmentant la complexité de la carte et le nombre de composants. Les diviseurs discrets peuvent en outre ne pas offrir une marge de conception suffisante.
Les SY757xx remplacent ces montages par une solution à composant unique. Selon Microchip, ils simplifient la conception et réduisent le coût de nomenclature tout en facilitant l’optimisation du couplage AC et de la polarisation.
Gigue additive de 26 fs et translation de 1,2 à 3,3 V
La famille couvre une plage de fréquences de 0 Hz à 250 MHz et une plage de translation de niveau de 1,2 V à 3,3 V, avec de larges plages de tension d’alimentation VDD pour rester compatible avec les rails existants et les différentes sources d’horloge. La gigue additive peut être limitée à 26 fs. Une référence à puce unique permet notamment d’interfacer des composants 3,3 V avec des FPGA et SoC exigeant une horloge 1,2 V.
Maamoun Abou Seido, vice-président de l’unité synchronisation et communications de Microchip, met en avant la combinaison d’une très faible gigue additive et de larges plages de VDD et de fréquence comme moyen de réduire le nombre de composants tout en préservant l’intégrité du signal et la précision de synchronisation.
Trois références en production, huit en échantillons
Les SY75707TWL-TR, SY75712TWL-TR et SY75714TWL-TR sont en production en série. Le premier accepte une entrée différentielle et fournit deux sorties LVCMOS en boîtier VDFN 8 broches. Les deux autres offrent respectivement 2 ou 4 sorties LVCMOS sous 1,2 à 1,8 V, en boîtier TDFN 8 broches. Leur prix unitaire va de 0,50 $ à 0,83 $ selon la configuration, par lots de 10 000 unités.
Huit autres références, disponibles en volumes limités, translatent vers des sorties LVCMOS 1,2 à 1,8 V depuis des entrées LVCMOS asymétriques 1,2 à 3,3 V ou 1,2 à 1,8 V, ou des entrées différentielles 1,8 à 3,3 V. La gamme inclut des tampons de distribution fan-out avec activation de sortie (OE), tous en boîtier VDFN 8 broches.
Des applications de la vision embarquée aux réseaux
Microchip positionne ces tampons comme interfaces de distribution et de duplication d’horloge pour les plateformes FPGA et SoC où l’intégrité du signal prime : traitement parallèle à haut débit, matériel reconfigurable, faible latence et calcul temps réel. Les applications citées vont de la vision embarquée et du traitement vidéo à l’accélération IA/ML, en passant par le contrôle industriel, l’IoT, les réseaux et communications et le traitement du signal.
Les SY757xx complètent l’offre de FPGA et de FPGA SoC à mémoire Flash de Microchip, de très faible à moyenne densité. Les échantillons s’obtiennent via les représentants et distributeurs agréés, le site microchipdirect.com ou l’adresse tcghelp@microchip.com.
Pour les équipes qui interfacent des FPGA ou SoC FinFET alimentés en 1,2 V avec des sources d’horloge 1,8 à 3,3 V, la famille SY757xx offre une alternative monopuce aux diviseurs discrets. Trois références sont déjà disponibles en volume.
Source : Microchip Technology
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
