Solutions logicielles pour accélérer la conception des FPGA et SoC
Ce moteur propose des algorithmes plus rapides et autorise des changements de conception incrémentaux sans avoir à effectuer une recompilation complète de la conception. Il dispose également d’une base de données hiérarchique qui permet aux utilisateurs de conserver les données de placement et de routage des blocs IP lorsqu’ils effectuent des modifications sur d’autres parties de la conception. Cela contribue à assurer la stabilité de la conception, à éliminer des efforts inutiles pour atteindre la validation finale et à réduire les temps de compilation. Ce produit comprend également un compilateur universel pour une conception de haut niveau, assurant une meilleure qualité des résultats et permettant une meilleure intégration entre le logiciel Quartus II et les différents autres outils du processus de conception.
Les concepteurs disposent également des moyens de démarrer rapidement la conception des logiciels, matériels et autres DSP. Avec de multiples flux de conception possibles, ils peuvent cibler les FPGA avec une plus grande efficacité dans le langage ou l’environnement de conception qu’ils préfèrent. En plus d’assurer le support des tous derniers langages HDL, ce moteur est conçu pour supporter le dernier compilateur A++ propriétaire pour la HLS (High Level Synthesis) afin de créer des cœurs IP en C ou C++, ce qui augmente considérablement la productivité via la simulation et la génération plus rapides d’IP.
Construit au dessus de ce moteur, l’outil de conception de plate-forme BluePrint donne aux concepteurs la possibilité d’effectuer une exploration architecturale et de concevoir les interfaces avec plus d’efficacité. Il réduit d’un facteur 10 le nombre d’itérations de la conception en donnant aux concepteurs la possibilité d’étudier et de créer dès le début la répartition des entrées-sorties fonctionnelles avec une vérification en temps réel.
En outre, grâce à l’introduction de la version 15.0 de son logiciel Quartus II, Altera continue d’élargir son offre IP optimisée avec les plus récents standards disponible pour une productivité maximale. Cette version inaugure un nouvel Hybrid Memory Cube et des MegaCores HDMI 2.0 pour les FPGA et SoC Arria 10 de la société. Ce portfolio comprend également une mise à jour des caractéristiques et du support matériel pour le populaire cœur JESD204B, permettant à Arria V de supporter le 9,255 Gbits/s et à Cyclone V de supporter jusqu’à 5 Gbits/s. Des outils de débogage d’IP pour les interfaces mémoire externe (EMIF) et PCI Express sont également disponibles afin d’aider les concepteurs à prototyper rapidement et à accélérer les qualifications avec des points d’accès supplémentaires pour effectuer le test et le debug des cœurs IP.
"Comme les FPGA et les SoC sont dotés de capacités considérablement plus étendues avec des composants embarquant plusieurs millions d’éléments logiques, le support de centaines de protocoles d’interface et de nouveaux blocs fonctionnels durcis, la productivité des outils logiciels de conception doit évoluer à un rythme beaucoup plus rapide que si elle prenait seulement en compte le nombre d’éléments logiques," déclare Alex Grbic, directeur senior du marketing des logiciels et IPs chez Altera. "Le moteur Spectra-Q est une combinaison exceptionnelle de technologies logicielles qui accélère considérablement le processus de conception en réduisant le nombre de cycle itératif, tout en continuant à offrir les temps de compilation les plus rapides de l’industrie."
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
