Solution de simulation lithographique
Ce simulateur offre aux ingénieurs la possibilité de détecter les « hotspots » de lithographie lors de la mise en œuvre des designs et de la validation physique avant de les corriger automatiquement dans les plates-formes de conception propriétaires. Ainsi, les concepteurs peuvent améliorer la fiabilité et le rendement de leurs designs tout en accélérant le lancement sur le marché et la montée en production des produits.
Grâce à lui, les ingénieurs peuvent prévoir et optimiser la fabricabilité et l’imprimabilité de leurs conceptions en utilisant un modèle de simulation de production et la technique de correction optique de proximité (OPC) d’ASML en amont de la phase de « tapeout ». Cette approche garantit la réalisation efficace de designs de haute qualité qui fonctionnent comme prévu. Par ailleurs, l’intégration de cette technologie à l’environnement Cadence Virtuoso et au système d’implémentation Cadence Implementation Innovus constitue un moyen simple de détecter et réparer les problèmes d’imprimabilité lors de la conception avec, à la clé, une optimisation de la fabricabilité et du rendement des projets.
Cette solution a été développée pour répondre aux attentes de plus en plus complexes des partenaires de l’écosystème industriel en matière de conception DFM pour les nœuds technologiques avancés pour lesquels elle a été validée par le centre de recherche imec. De plus, elle est accessible à partir de la console du concepteur, ce qui lui permet de maîtriser l’optimisation de la fabrication tout en réduisant les itérations en fonderie.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
