Test : Siemens lance l’outil Tessent RTL Pro pour la conception Verilog et RTL
Siemens Digital Industries Software a dévoilé une solution logicielle développée pour aider les équipes de conception de circuits intégrés à rationaliser et à accélérer les tâches critiques de conception pour test (DFT) pour leurs conceptions de nouvelle génération.
Le logiciel Tessent RTL Pro permet d’analyser et d’insérer une grande partie de la logique DFT très tôt dans le processus de conception, en effectuant une synthèse rapide, puis en exécutant un ATPG (génération automatique de modèles de test) pour identifier et traiter les blocs aberrants et prendre les mesures qui s’imposent.
Cela automatise l’analyse et l’insertion des points de test, des cellules enveloppantes et de la logique de délimitation plus tôt dans le flux de conception, ce qui peut aider les concepteurs à raccourcir les cycles de conception et à améliorer la testabilité de leurs circuits. L’une des principales capacités de l’outil est de gérer des constructions Verilog et SystemVerilog complexes tout en conservant l’aspect et la convivialité de la conception RTL d’origine.
L’outil RTL Pro fonctionne avec les outils DFT de Siemens Tessent pour l’analyse de la complexité du RTL et de son adaptabilité à l’insertion de points de test, en évaluant si la structure RTL du client peut être éditée efficacement, ce qui est un facteur critique lors de l’ajout de points de test tout au long de la conception. Cette fonctionnalité innovante peut aider les clients à réduire leurs délais de conception et à améliorer les délais de mise sur le marché.
Siemens soutient également la capacité des outils tiers à optimiser la surface et le temps lors de l’ajout de la logique DFT avant la synthèse, en ne laissant que l’insertion de balayage pour le niveau de la porte. L’insertion de la conception se fait au stade du développement RTL, avec une sortie RTL, ce qui permet une intégration transparente avec des logiciels de synthèse et de vérification tiers. En outre, RTL Pro génère des fichiers de conception qui fonctionnent avec n’importe quel flux de synthèse ou de vérification en aval, sans nécessiter un processus en flux fermé.
« L’adoption de Tessent RTL Pro pour notre conception de semi-conducteurs automobiles de nouvelle génération nous permet d’étendre notre stratégie de décalage à gauche et de réduire le nombre d’itérations du flux de conception conventionnel. Tout cela est possible en conservant une couverture et un nombre de motifs parmi les meilleurs de notre catégorie », a déclaré Tatsuya Saito, ingénieur EDA principal senior, Digital Design Technology Department, Shared R&D EDA Division chez Renesas Electronics, qui utilise l’outil.
« La capacité de fournir à nos équipes d’arrière-plan et de vérification la même vue de conception complète contenant toute la propriété intellectuelle de Tessent, y compris les points de test de VersaPoint en RTL, est primordiale pour notre compétitivité « , a-t-il déclaré.
« Tessent RTL Pro s’inscrit dans la volonté de Siemens de fournir aux concepteurs de puces et aux ingénieurs DFT les solutions les plus avancées de l’industrie pour leurs flux de conception « , a déclaré Ankur Gupta, vice-président et directeur général de la division Tessent de Siemens Digital Industries Software.
« Grâce à la possibilité d’analyser et d’insérer des cellules enveloppantes, des logiques x-bounding et des points de test VersaPoint à l’étape RTL de la conception, les clients peuvent désormais étendre leurs initiatives shift-left en améliorant considérablement la testabilité de leurs conceptions. »
Suivre ECInews sur Google news
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
