
Microcontrôleur à cœur M4F pour sécuriser les communications
Les utilisateurs de systèmes de contrôle à communications sécurisées ont de plus en plus besoin de données en mémoire pour la gestion des micro-logiciels, l’analyse de pannes et le stockage de données haute-précision. Ces besoins en fonctionnalités de sécurité renforcée, comme la détection d’effraction ou la dissimulation d’informations, trouvent une réponse avec ce circuit. De plus, grâce au support de puces mémoire de grande capacité, il répond aussi aux contraintes de réduction du nombre de composants sur les cartes système.
Basé sur un cœur ARM Cortex-M4F avec une fréquence opérationnelle maximum de 120 MHz, ce microcontrôleur intègre 1024 ko de mémoire flash et 514 ko de SRAM nécessaires au contrôle des communications sécurisées, ainsi que quatre types de circuits de sécurité pour les communications réseau. Il inclut également un contrôleur de mémoire Flash NAND SLC et un circuit de correction d’erreurs 4 bits et 8 bits (BCH ECC), permettant d’étendre la mémoire avec 1 à 4 Gbits de puces mémoire flash NAND SLC.
Pour un niveau de sécurité accru, le CI dispose d’une entrée interruption 16 canaux et d’un timer chien-de-garde indépendant. Fonctionnant séparément de l’horloge système, ce dernier améliore ainsi la sécurité des fonctions système. En cas de dysfonctionnement de l’horloge système, ce timer chien-de-garde reste en mesure de détecter les erreurs.
Ce microcontrôleur incorpore un véritable générateur de nombre aléatoire (TRNG norme SP800-90C) grâce à la combinaison d’un circuit de génération de graine d’entropie ESG et d’un Hash-DRGB généré par un processeur et un logiciel SHA sécurisé. Ceci répond aux normes de sécurité les plus strictes imposées par les communications réseau. Le processus matériel de cryptage/décryptage AES, conforme aux normes FIPS180-4 et FIPS197, réduit la charge de la CPU, en association avec un circuit ESG et une arithmétique de codage à longueur aléatoire MLA servant à calculer des courbes elliptiques nécessaire au chiffrage asymétrique.
Dans son boîtier LQFP100 au pas de 0.5 mm de seulement 14 x 14 mm, ce circuit intègre un accès mémoire direct 32 canaux, un convertisseur A/N 12 bits, un timer 16 bits, un SPP, un SIO/UART, un UART complet à interface I2C. Il fonctionne avec une tension opérationnelle de 2.7 V à 3.6 V.
www.toshiba.semicon-storage.com
