L’IMEC propose des puces d’IA « reconfigurables
Luc Van den hove, PDG de l’institut de recherche IMEC (Louvain, Belgique), appelle l’industrie des semi-conducteurs à adopter des puces d’IA tridimensionnelles et reconfigurables, afin de faire face à l’évolution rapide des logiciels d’IA.
Le développement d’algorithmes d’IA progresse plus rapidement que la stratégie actuelle qui consiste à développer des ASIC dédiés pour résoudre les goulets d’étranglement spécifiques dans les flux de données et les calculs d’IA, selon M. Van den hove, dans une déclaration dont Reuters a eu connaissance avant sa publication.
Le forum technologique annuel de l’IMEC s’ouvre à Anvers, en Belgique, mardi et se poursuit mercredi.
Le développement de circuits intégrés dédiés peut prendre un an ou deux et leur fabrication dans une usine de fabrication de plaquettes peut durer six mois.
« Il existe un risque inhérent énorme d’actifs bloqués, car lorsque le matériel d’IA sera enfin prêt, la communauté des logiciels d’IA, qui évolue rapidement, aura peut-être pris une autre direction », a déclaré M. Van den Hove, selon Reuters.
Des puces 3D reconfigurables
Selon la description faite par Reuters, ce que Van den Hove propose est un réseau tridimensionnel programmable d’éléments de traitement informatique de l’IA.
Nvidia est devenue la plus grande société de semi-conducteurs en proposant des GPU multiprocesseurs pour l’IA qui sont suffisamment généraux pour traiter les multiples types d’algorithmes d’IA au fur et à mesure de leur développement. Elle a également été protégée de la concurrence par sa plateforme de calcul parallèle CUDA et son modèle de programmation.
Cependant, même s’ils y parviennent, les GPU de Nvidia ne constituent pas la solution la plus efficace en termes de consommation d’énergie pour des algorithmes spécifiques. C’est pourquoi les hyperscalers et autres ont cherché à développer des accélérateurs ASIC pour répondre à des ensembles particuliers de charges de travail dans le centre de données.
Si les grandes entreprises peuvent se le permettre, c’est risqué et peu rentable pour la plupart d’entre elles, a déclaré M. Van den hove.
La ligne de front de l’IA passant des LLM à l’IA agentique multimode, le rythme des changements algorithmiques pourrait même s’accélérer. Le directeur général de l’IMEC devrait proposer que les futures puces d’IA regroupent plusieurs styles de calcul de l’IA sous forme de blocs de traitement – ce que l’on appelle une supercellule. Un réseau programmable sur puce sera alors en mesure de relier et de programmer les ressources pour répondre aux exigences des algorithmes de manière dynamique.
Cette approche fera appel à l’empilage tridimensionnel et à d’autres méthodes de packaging avancées.
Ce que Reuters décrit rappelle les réseaux de portes programmables, mais à un niveau d’abstraction plus élevé que la table de consultation (LUT) au niveau de la porte d’origine. La supercellule, l’élément constitutif du réseau, sera probablement composée d’une grande variété de traitements informatiques en mémoire prenant en charge l’ensemble des besoins en matière d’intelligence artificielle.
Bien que cette approche semble logique, il convient de noter que si les algorithmes d’IA se détournent systématiquement de certains styles de calcul pris en charge par la supercellule du composant, le « FPGA de l’IA » contiendrait alors du silicium redondant et deviendrait une solution coûteuse, mais potentiellement encore efficace sur le plan énergétique et performante. L’équilibre entre performance, puissance et surface (PPA) reste un défi pour les concepteurs de puces et les FPGA ont traditionnellement été choisis pour leurs avantages en termes de délai de mise sur le marché, mais à des coûts unitaires plus élevés.
Depuis des décennies, l’IMEC est le premier centre mondial de recherche sur les semi-conducteurs et collabore avec les principales sociétés de semi-conducteurs dans le cadre de projets pré-concurrentiels. Cela a permis à l’IMEC de proposer et d’évaluer un grand nombre de technologies aujourd’hui adoptées à la pointe du progrès. Il s’agit notamment des FinFET, des transistors gate-all-round, de la distribution d’énergie par l’arrière et des chiplets.
Liens et articles connexes :
Articles de presse :
ASML et l’IMEC renouvellent leur partenariat européen
Exploration de la conception de puces d’IA de nouvelle génération à l’imec UK
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
