Les outils de Synopsys produisent des puces 2 nm chez TSMC
Synopsys indique que des clients ont fabriqué plusieurs puces sur le process 2 nm de TSMC, qui certifie les flux de conception analogiques et numériques.
Synopsys indique que le flux de conception numérique pour le process TSMC 2nm N2 nanosheet est en train de réaliser plusieurs tape-outs et que le flux de conception analogique a été adopté pour plusieurs démarrages de conception. Les échantillons sont attendus en 2024.
Il s’agit d’une avancée significative pour que les flux et les bibliothèques de conception analogique soient disponibles en même temps que les flux et les bibliothèques de conception numérique sur le process de pointe, en particulier avec le passage des transistors FINFET à des dispositifs à nano-feuillets et Gate All Aound (GAA). Cela nécessite de nouveaux outils de conception et de validation, qui ont été développés avec Ansys et Keysight Technologies.
Les flux de conception utilisent la suite EDA complète de Synopsys.ai, pilotée par l’IA, avec une interface IP en cours de développement pour réduire les risques lors de l’intégration et accélérer les délais. Cette technologie est destinée aux PC à haute performance, à l’IA et aux SoC mobiles.
- TSMC annonce que le 2nm est en bonne voie pour 2025 et élargit son offre de 3nm
- TSMC présente ses projets de transistors à feuillets nanométriques de 2 nm pour 2025
Les technologies de conception pilotées par l’IA, notamment DSO.ai de Synopsys, sont utilisées pour optimiser les conceptions N2 en 2 nm afin d’améliorer la puissance consommée, les performances et la surface utilisée.
« La collaboration de longue date entre TSMC et Synopsys se caractérise par une grande qualité des résultats et une mise sur le marché plus rapide des conceptions SoC avancées », a déclaré Dan Kochpatcharin, responsable de la division Design Infrastructure Management chez TSMC.
« Nous travaillons en étroite collaboration avec nos partenaires de l’écosystème de conception tels que Synopsys afin de fournir un éventail complet de solutions de premier ordre pour les technologies de process les plus avancées de TSMC, offrant à nos clients mutuels un avantage clair pour répondre aux exigences de silicium des applications de haute performance, ainsi qu’une voie éprouvée pour migrer rapidement leurs conceptions d’un nœud à l’autre. »
« Les flux de conception numérique et analogique de Synopsys pour le process TSMC N2 représentent un investissement significatif de Synopsys sur l’ensemble de la pile EDA, aidant les concepteurs à démarrer leurs conceptions N2, à différencier leurs SoC avec une puissance, des performances et une densité de puce de plus en plus élevées, et à accélérer leur temps de mise sur le marché « , a déclaré Sanjay Bali, vice-président de la stratégie et de la gestion des produits pour le groupe EDA chez Synopsys. « Notre étroite collaboration avec TSMC à travers toutes les générations de technologies de traitement de TSMC nous permet de fournir des solutions EDA et IP inégalées dont les clients ont besoin pour innover et renforcer leur avantage concurrentiel. »
Le flux analogique de Synopsys permet une réutilisation efficace des conceptions d’un nœud à l’autre sur les process avancés de TSMC. Dans le cadre des flux EDA certifiés, Synopsys fournit des kits de conception de processus interopérables (iPDK) et la vérification physique Synopsys IC Validator pour la signature physique de la puce complète.
- Synopsys ajoute l’analyse générative des données d’IA à ses outils EDA
- Les outils Ansys s’attaquent à la fiabilité des transistors à feuillets nanométriques de 2 nm
Un flux de référence de conception RF a été développé avec Ansys et Keysight pour le process TSMC N4P RF FinFET avec un iPDK interopérable qui fonctionne jusqu’à 2nm.
Le flux de migration de la conception analogique peut être utilisé pour les technologies de process N4P, N3E et N2. Le flux de migration des conceptions analogiques, qui fait partie de la famille Synopsys Custom Design, comprend une solution de migration de schémas et de modèles basée sur l’apprentissage automatique pour accélérer les tâches globales de migration des conceptions analogiques.
Ces outils intègrent une optimisation pilotée par l’IA et tenant compte des parasites, ce qui permet de surmonter les efforts manuels et itératifs généralement nécessaires pour mettre au point les conceptions analogiques afin qu’elles répondent à toutes les spécifications. Grâce à ce flux, les ingénieurs peuvent optimiser leur conception dans le nouveau nœud technologique tout en gagnant des semaines sur le temps et les efforts d’ingénierie.
« L’augmentation de la complexité des puces, les contraintes en matière de ressources d’ingénierie et le resserrement des délais de livraison incitent les entreprises à recourir à des solutions pilotées par l’IA afin d’accélérer la qualité des résultats et les délais d’obtention des résultats », a déclaré M. Bali.
« Notre collaboration avec TSMC sur le flux de migration des conceptions analogiques pour les process N4P, N3E et N2 de TSMC permet à nos clients mutuels de réaliser des gains de productivité considérables grâce à une migration efficace de leurs conceptions d’un nœud à l’autre.
Les flux EDA certifiés sont disponibles dès maintenant.
www.synopsys.com ; www.tsmc.com
Autres articles sur le 2 nm
- Siemens EDA certifie Calibre et FastSPICE pour TSMC 2nm
- Cadence utilise l’IA pour automatiser le passage au 3 nm et au 2 nm
- Le Japon et les États-Unis envisagent une production indépendante de pièces de 2 nm
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
