Le CMOS supraconducteur booste les puces d’intelligence artificielle
L’imec, en Belgique, a montré des éléments supraconducteurs clés dans le CMOS pour construire des systèmes d’intelligence artificielle et de calcul à haute performance (HPC) avec une consommation d’énergie considérablement réduite.
Les trois éléments essentiels d’un circuit numérique CMOS supraconducteur ont été présentés lors du 2024 IEEE International Electron Devices Meeting (IEDM). Il s’agit des interconnexions à base de NbTiN, des jonctions Josephson et des condensateurs MIM. Ces dispositifs sont plus performants que la technologie supraconductrice actuelle et répondent aux spécifications des systèmes numériques supraconducteurs conçus pour révolutionner les feuilles de route de l’IA et du HPC.
Les systèmes de calcul basés sur la technologie numérique supraconductrice promettent d’être nettement plus performants que les processeurs CMOS en tirant parti de la résistance électrique nulle des matériaux supraconducteurs à des températures cryogéniques.
La technologie proposée peut supporter des températures de traitement conventionnelles de 420°C et est compatible avec le traitement CMOS standard de 300 mm.
- Exploration de la conception de puces d’IA à l’imec UK
- L’imec dirige un projet de l’UE sur les systèmes cryogéniques quantiques
- 2,5 milliards d’euros pour une ligne pilote CMOS sub-1nm
- Cellule standard CFET à double rangée pour CMOS A7
Une étude de co-optimisation système-technologie a montré que les systèmes numériques supraconducteurs de première génération offrent une efficacité énergétique 100 fois supérieure et des performances 10 à 100 fois meilleures qu’un système basé sur le CMOS 7nm. Pour répondre à ces spécifications, une technologie évolutive est nécessaire pour fabriquer les éléments clés de ces circuits numériques supraconducteurs : des interconnexions supraconductrices (fils et vias), des jonctions Josephson servant d’éléments actifs et des condensateurs MIM accordables pour la fourniture d’énergie.
Pour les interconnexions supraconductrices, un processus d’intégration semi-damascène a été utilisé pour construire un schéma à deux niveaux de métaux avec des fils et des vias dont les dimensions critiques ne dépassent pas 50 nm. Les mesures effectuées à des températures cryogéniques révèlent une température critique supérieure à 13 K et une densité de courant critique Jc>120 mA/µm2 – un record mondial à une si petite échelle.
Les jonctions Josephson, avec du Si amorphe (aSi) pris en sandwich entre deux couches supraconductrices de NbTiN, présentent une Jc record>2,5 mA/µm2. Les chercheurs de l’imec ont également démontré des condensateurs accordables à base de HZO avec des électrodes de NbTiN, présentant une densité de capacité élevée d’environ 28 fF/µm2. Avec ces caractéristiques, les trois modules répondent aux spécifications du processus.
« L’adoption de nouveaux schémas d’intégration en combinaison avec le NbTiN, un matériau supraconducteur dont le potentiel de mise à l’échelle est bien meilleur que celui du Nb, est la clé de ces résultats exceptionnels », a déclaré Anna Herr, directrice scientifique d’imec USA Florida.
« La technologie est évolutive et permet d’atteindre des densités de dispositifs élevées, dépassant déjà de 500 fois l’état de l’art en matière de supraconductivité. Il jette les bases de la construction d’un tissu d’interconnexion à 16 niveaux métalliques dans lequel les jonctions et les condensateurs doivent être intégrés pour bénéficier de la résistance zéro fil. Nous pensons que notre démonstration est une étape cruciale vers le traitement industriel dans les fonderies commerciales », a-t-elle ajouté.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
