MENU

Flux EDA réduisant le temps de modélisation de mois à jours

Technologies |
Par Wisse Hettinga

Sondrel a développé un wrapper pour les outils de conception de puces ARM et Synopsys afin de fournir une modélisation architecturale détaillée fournissant des estimations raisonnables des performances, de la puissance, des ressources mémoire et de la configuration NoC (Network on Chip) qui sera requise ainsi qu’une taille physique indicative de la puce et quel sera son coût.

En ayant la possibilité d’obtenir ces informations en quelques jours seulement, un client peut décider s’il souhaite procéder à une conception de puce ASIC semi-personnalisée, si elle doit être ajustée ou même annulée. « Dans le monde en évolution rapide des systèmes électroniques où le délai de mise sur le marché est critique et où les conceptions de puces peuvent coûter des millions, nous développons toujours de nouvelles façons d’offrir à nos clients d’énormes avantages dans cette course », a déclaré Graham Curren, PDG et fondateur de Sondrel.

Articles liés

 

« Cette modélisation architecturale améliorée n’est qu’une des nombreuses innovations que notre vaste programme de R&D interne a créée pour notre service clé en main qui nous permet de fournir rapidement aux clients toutes les informations dont ils ont besoin au début d’un projet pour comprendre tous ses aspects jusqu’au coût final par puce mise en boîtier et testée », a-t-il déclaré. « Nous pensons que nous sommes uniques dans notre capacité à fournir des informations aussi complètes pour l’architecture de conceptions complexes et à un niveau de détail et de rapidité que nos concurrents ne peuvent égaler. Et, si nous pouvons l’utiliser avec l’une de nos plates-formes IP prédéfinies pour la conception du client, nous pouvons réduire encore plus considérablement le temps, les risques et les coûts. »

Les outils de modélisation sont disponibles en tant qu’éléments standard, mais Sondrel les a combinés dans un flux personnalisé pour ajouter un cadre avec un nombre beaucoup plus important de paramètres qui peuvent être modifiés par l’architecte de la puce travaillant sur le projet.

Ceci est ajouté à l’aide de crochets dans le logiciel du fournisseur qui sont fournis à cette fin. En règle générale, les utilisateurs créent des wrappers de personnalisation qui sont spécifiques aux conceptions sur lesquelles ils travaillent s’ils ne sont pas déjà présents dans une bibliothèque d’un nombre toujours croissant de tels wrappers. Cependant, parce que Sondrel travaille sur une grande variété de projets pour ses clients, il a défini une méthodologie et des flux plus larges afin qu’ils puissent être utilisés pour presque tous les projets d’exploration architecturale.

Le plus grand avantage du flux de modélisation est de réduire le temps nécessaire pour créer un modèle et exécuter des simulations. Cela permet à Sondrel de fournir aux clients des données sur les performances probables d’un ASIC proposé en quelques jours afin de déterminer si l’architecture proposée donne un ensemble de chiffres approprié. Sinon, il est très simple et rapide d’exécuter des variantes du modèle en modifiant simplement les paramètres du modèle existant.

L’exécution de chaque variante prend entre quelques minutes et une heure, de sorte que l’ensemble du processus de création de modèle et d’exécution de variantes peut toujours être effectué dans le même laps de temps. Sinon, la modélisation classique par feuille de calcul statique peut prendre des semaines pour chaque variante, et des mois pour explorer les différentes options.

Lire aussi:

www.sondrel.com

 

Related articles

 


 

 


Share:

Linked Articles
Electronique-ECI
10s