MENU

Circuits de gestion de puissance pour processeur Tegra K1

Circuits de gestion de puissance pour processeur Tegra K1

Nouveaux produits |
Par eeNews Europe



Cet étage de puissance simplifie l’architecture des systèmes embarqués, puisqu’il est capable de délivrer les courants élevés demandés par les processeurs à partir d’une tension d’alimentation 12 V. Le circuit de gestion et plusieurs de ces étages de puissance sont utilisés sur la carte de référence Jetson TK1 de Nvidia pour alimenter le processeur Tegra K1, le dernier né des SoC mobile de Nvidia qui intègre un processeur quad-core ARM Cortex-A15 et 192 cœurs de traitement graphique CUDA.
Utilisés conjointement, ces deux circuits constituent une solution d’alimentation compacte et très efficace thermiquement pour les processeurs multi-cœur ARM de dernière génération. Ils sont particulièrement bien adaptés aux plateformes mobiles compactes comme les tablettes et les notebooks, ainsi que les applications industrielles comme les caméras de sécurité et les ordinateurs sans ventilation en boitiers étanches.
Grâce à une innovation brevetée propriétaire, l’interface de communication du PMIC n’a besoin que de deux fils, un pour le signal de contrôle et un pour la température, au lieu des quatre ou cinq généralement requis. De plus, contrairement aux architectures conventionnelles qui nécessitent une proximité entre le processeur et le contrôleur de puissance, tous deux consommateurs de courants élevés et créant ainsi une zone de concentration de chaleur, ce PMIC peut être éloigné du processeur, ce qui réduit considérablement la surface et l’intensité du "point chaud" à proximité du processeur.
Ce circuit réduit également l’encombrement, puisqu’il intègre toutes les tensions d’alimentation requises par un processeur sophistiqué tel que le Tegra K1. Il est doté de quatre régulateurs DC-DC Step-Down fonctionnant jusqu’à 4 MHz, trois contrôleurs DC-DC Step-Down, 11 LDO universels, une horloge temps réel avec une consommation totale de 1 µA, et une interface de contrôle accessible via une interface I2C ou SPI.
Quant à ’étage de puissance, il bénéficie d’une excellente efficacité thermique et comporte deux phases contrôlées indépendamment l’une de l’autre capables de délivrer jusqu’à 4 A chacune. Ce composant intègre des MOSFETs canal N low et high side séparés pour chaque phase.


Les trois contrôleurs DC-DC du PMIC peuvent chacun piloter deux phases d’un étage de puissance et délivrer un courant maximum de 24 A en sortie. La fréquence d’échantillonnage à 3 MHz des DC-DC assure une réponse rapide aux variations de charge et réduit la taille des composants externes. Ces contrôleurs implémentent également une sélection automatique de phase, qui commute entre les modes simple ou multi-phase selon du courant de sortie, ce qui optimise l’efficacité énergétique tout en maintenant instantanément la pleine charge lors des transitoires.
"Les derniers processeurs ARM pour appareils mobiles sont constitués de multiples cœurs haute performance, c’est pourquoi ils requièrent un système d’alimentation élaborés capable de fournir de forts courants dans un espace restreint en évitant toute surchauffe des composants," commente Don Travers, Chef produit chez ams. "L’AS3722 répond aux besoins de gestion d’alimentation sophistiqué du Tegra K1 et d’autres composants similaires, en intégrant un nombre important de tensions d’alimentation tout en autorisant un éloignement suffisant entre le processeur et le PMIC."
Ce PMIC est proposé en boîtier CTBGA 124 broches de 8 x 8 x 0,5 mm ou en boîtier CSP 108 broches de 4.8 x 3.6 x 0,4mm. De son côté, l’étage de puissance est encapsulé dans un boîtier de dimension 2,4 x 1,6 x 0,4 mm pouvant être assemblé sur un circuit imprimé standard de 4 mil sans ajout de pistes.

www.ams.com/Power-Management-Units/AS3722

www.ams.com/Power-Management-Units/AS3728

Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :    ECI sur Google News

Partager:

Articles liés
10s