Cadence annonce la première IP de vérification multiprotocoles pour les interfaces PHY
Nouveaux produits
|
Par
Alain Dieul
L’IP de vérification pour les interfaces PHY fait partie de la Cadence Verification Suite et s’inscrit dans le cadre de la stratégie Intelligent System Design de Cadence, dont la vocation est d’atteindre l’excellence dans la conception de systèmes sur puce (SoC) grâce à des blocs de propriété intellectuelle de haute performance. Pour de plus amples informations, visitez le site www.cadence.com/go/PHYVIP.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
