Bizen, plus rapide, plus petit, moins gourmand que le CMOS
Semefab, au Royaume-Uni, a produit des échantillons d’un nouveau procédé de fabrication de transistors à effect tunnel quantique appelé Bizen, qui pourrait réduire considérablement les délais, la surface utilisée sur les wafers, le nombre de couches de traitement tout en augmentant la vitesse et la densité de portes et en réduisant la puissance dissipée par rapport au procédés CMOS.
L’architecture de transistor mise au point par la startup Search For The Next (SFN) à Nottingham, au Royaume-Uni, utilise l’effet de tunnel quantique (ci-dessus) plutôt que des portes isolées. Cette architecture, appelée Bizen issu de la combinaison de bipolaire et de zener, permet de produire de la logique en seulement huit couches sur un processus CMOS standard, au lieu de 20 à 30 pour les conceptions de transistors CMOS standard. Les puces de test sur un processus de 1µm produit par Semefab à Glenrothes, en Écosse, ont réduit le délai de 15 semaines à 3 semaines, et la surface sur le wafer est trois fois plus petite qu’un dispositif CMOS comparable sur le même processus, a déclaré Allan James, PDG de Semefab dans une interview avec eeNews Europe.
L’effet tunnel quantique n’est pas nouveau, car il est largement utilisé dans les puces de mémoire flash NOR. Mais avec Bizen, la technique a été appliquée à des dispositifs logiques et sa fabrication a été éprouvée par Semefab au cours des deux dernières années.
«Il est apparu que l’intégration de structures bipolaires conventionnelles latérales et verticales pouvait, avec une modélisation minutieuse, être conçue pour intégrer Bizen sans complexité de processus excessive», a déclaré James. «Au début, j’étais assez sceptique, mais ayant vécu avec le concept et vu les résultats à un stade précoce, il remplit effectivement de nombreuses cases pour créer une rupture dans l’industrie des semiconducteurs. Ce n’est pas tant la question de savoir si le CMOS est imparfait – bien que le CMOS soit sujet à l’accrochage et à l’ESD. Le CMOS a une faible consommation d’énergie, a passé l’épreuve du temps et est généralement fiable. Cependant, il est complexe et plus encore lorsque intégré avec de la puissance. La complexité signifie des délais plus longs et un coût plus élevé. «
à suivre: les cannaux Bizen à effet tunnel quantique
Les trois canaux de tunnels quantiques indépendants dans le dispositif permettent à l’interconnexion entre les transistors de se situer dans les couches actives, plutôt que d’utiliser les couches métalliques. Cela réduit également le nombre de couches. Le transistor est normalement ON mais pas saturé et est contrôlé par une connexion tunnel isolée plutôt que par un contact métallique direct avec le puits de base, comme dans les transistors bipolaires traditionnels.
Comme elle utilise un tunnel quantique, l’architecture repose sur un basculement de courant, typiquement entre 300 et 400 mA, plutôt que sur un basculement de tension, pour la logique. Cela conduit à une consommation d’énergie plus faible et à des architectures de calcul alternatives telles que l’informatique analogique.
«Comme nous n’avons pas de connexion de base, nous nous connectons au puits du transistor comme un FET, bien qu’un FET ait une porte isolée et que au lieu de cela, nous nous connections à la porte par un tunnel», a déclaré David Summerland, PDG de SFN. « Il est fortement dopé pour ne pas avoir de haute tension, et symétrique pour pouvoir faire passer le courant. »
C’est le point de départ essentiel du transistor de base, dit-il. « Cela signifie que nous pouvons faire un XOR avec deux transistors et une bascule flip flop avec huit. Nous pouvons changer le tunneling par zone, tension de polarisation ou dopage – et nous avons encore deux ordres de grandeur pour jouer sur le dopage pour le scaling », a-t-il ajouté.
Il y a également un avantage significatif concernant l’immunité au bruit. Cela permet aux portes logiques d’être implémentées aux côtés des transistors de puissance NPN et PNP, ou même dans la structure du dispositif de puissance.
à Suivre: Modèles spice Bizen
Les modèles Spice pour une gamme de composants Bizen ont été complètement réécrits par l’équipe de SFN, qui comprend des chercheurs de l’Université de Nottingham. Il existe également un kit de conception physique complet (PDK) pour le flux de conception de Cadence, explique Summerland.
L’approche actuelle permet le calcul analogique, où les courants peuvent être combinés et augmentent avec le temps et c’est l’un des premiers produits pour sortir début 2020. «Le transistor à jonction programmable (PFT) permet d’intégrer haute tension et logique sur la même puce en 8 couches sans utiliser de substrat SOI », a-t-il déclaré. «Il a été difficile d’obtenir la combinaison de la puissance et de la logique, et s’il ne s’agit que de logique, on a moins de couches.»
« Nous introduirons le PFT aux premier et deuxième trimestres et c’est là que nous nous attendons à ce que le processus soit largement utilisé dans les Fab », a-t-il déclaré. «Nous pensons que le processus pourra aller au delà de 1µm mais cela n’a pas encore été prouvé. Nous étudions activement un projet de dimensionnement et notre simulation indique que ce sera le cas. «
Cela pourrait ouvrir la voie à la production de logique dans les Fabs plus anciennes. «Si cela peut être adopté par l’industrie, un gain important étant donné la réduction de la surface à un nœud technologique donné si on compare une implémentation logique Bizen et CMOS serait la possibilité de retarder l’horloge de la loi de Moores de 10 ans ou plus et permettre de relancer de nombreuses Fabs « , a déclaré James. Il reste encore beaucoup à faire avant que Bizen devienne une réalité commerciale et nous continuons à apprendre, mais Semefab et SFN travaillent d’arrache-pied pour en faire le succès énorme qu’il pourrait bientôt devenir. . «
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
