Microchip présente les premiers tampons d’horloge aux spécifications PCIe Gen 4 et Gen 5
Chaque tampon complète idéalement les chipsets avec lesquels des horloges distribuées sont nécessaires pour plusieurs composants périphériques, tels que les CPU (Central Processign Unit), les FPGA (Field Programmable Gate Arrays) et les couches PHY des serveurs des centres de données et des périphériques de stockage, ainsi que d’autres applications PCIe. La faible gigue additionnelle des composants, d’environ 20 femtosecondes (~20 fs) dépasse de loin la spécification de 80 femtosecondes (80 fs) des standards DB2000Q/QL. Les développeurs possèdent ainsi une marge confortable pour respecter des budgets de temporisation serrés tout en profitant de débits de données accrus. Ces composants minimisent la gigue en distribuant des horloges vers 20 sorties au maximum, maintenant ainsi l’intégrité et la qualité du signal d’horloge grâce au tampon.
Les nouveaux tampons affichent une faible dissipation de la puissance et contribuent à réaliser des économies significatives sur les bilans de puissance grâce aux sorties faible consommation HCSL (Low-Power High-Speed Current Steering Logic). Par rapport au HCSL standard, le LP-HCSL consomme seulement un tiers d’énergie, entraînant une baisse significative de la consommation énergétique.
Cette caractéristique offre la capacité aux clients d’utiliser des pistes plus longues sur leurs cartes électroniques, améliorant le routage du signal tout en réduisant le nombre de composants et l’encombrement sur la carte. Le ZL40292, par exemple, peut éliminer jusqu’à 80 résistances de terminaison (4 par sortie) par rapport aux tampons HCSL classiques.
Des débits de données élevés associés à une haute précision pour les CAN de Microchip
Boostez les qualifications anti-EMI des écrans tactiles automobiles
Microchip étend son portefeuille de produits de timing et de synchronisation
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
