Le MIPI publie l’interface I3C Basic v1.2 IoT/mobile libre de droits
L’Alliance MIPI a publié MIPI I3C Basic v1.2, une interface de bus de commande et d’utilité évolutive permettant de connecter des périphériques à un microcontrôleur ou à un processeur d’application, afin de rationaliser l’intégration et d’améliorer la rentabilité. La version 1.2 réorganise la spécification, avec des sections distinctes pour les caractéristiques obligatoires et optionnelles. Les concepteurs peuvent mettre en œuvre ces caractéristiques en fonction des besoins de l’application.
MIPI I3C Basic est un sous-ensemble riche de la version membre de MIPI I3C qui fait l’objet d’une licence libre de droits. L’interface I3C, introduite en 2016 et mise à jour de manière significative à la version v1.1 en 2019, a été conçue pour s’appuyer sur les principaux attributs des interfaces série héritées I2C, SPI et UART, tout en les rendant plus faciles à mettre en œuvre. Dans le même temps, elle offre de meilleures performances et une plus grande efficacité énergétique, et ajoute une foule de fonctionnalités qui éliminent de nombreux points douloureux auxquels sont confrontés les développeurs.
MIPI I3C Basic a également été au centre de plusieurs collaborations industrielles. Il a été adopté par PCI-SIG et NVM Express en tant que bus de gestion de système (SMBus), par le JEDEC dans son bus à bande latérale et sa norme DDR5, par l’ETSI dans sa Smart Secure Platform (SSP) et sa carte à circuit intégré universelle (UICC). Il s’agit d’un domaine qui fait l’objet d’une relation de liaison entre le MIPI et le DMTF (Distributed Management Task Force).
MIPI I3C, mis en œuvre sur une E/S CMOS standard, utilise une interface à deux fils et prend en charge les interruptions en bande, réduisant ainsi le nombre de broches et les chemins de signaux pour offrir aux concepteurs de systèmes moins de complexité et plus de flexibilité. Il fournit un débit de données typique de 11,1 Mbps, avec des options pour des modes plus performants à haut débit de données jusqu’à 100 Mbps.
Parmi les principaux cas d’utilisation, citons la connexion des périphériques aux processeurs dans les appareils mobiles et embarqués, le débogage et la traçabilité des systèmes et l’utilisation comme bus à bande latérale de contrôle pour la mémoire DRAM DDR5 et les interfaces de contrôle des disques SSD, ainsi que pour l’interface de contrôle de caméra MIPI (CCI).
Ecosystème de l’interface MIPI I3C en cours de développement
L’écosystème de produits I3C comprend des microcontrôleurs, des unités de microprocesseurs, des SoC (systèmes sur puces) IoT sans fil, des capteurs et des circuits intégrés spécialisés. Un vaste ensemble d’outils est également disponible pour soutenir le développement et les tests, des analyseurs de protocole aux cartes de développement en passant par les adaptateurs hôtes USB. Des pilotes logiciels sont disponibles pour Linux et le système d’exploitation en temps réel Zephyr, et les entreprises ont fourni des implémentations de référence pour leurs produits spécifiques.
« L’écosystème MIPI I3C s’est rapidement développé au cours des dernières années et nous nous attendons à ce que cette adoption rapide se poursuive », a déclaré Hezi Saar, président de MIPI Alliance. « Les entreprises ont adopté l’interface I3C pour ses caractéristiques innovantes et ses améliorations substantielles en termes de performances et d’efficacité énergétique par rapport aux interfaces traditionnelles. L’interface I3C offre aux développeurs une flexibilité exceptionnelle, ce qui la rend adaptée à une gamme variée de produits, des smartphones aux systèmes de centres de données, en passant par les wearables. »
Pour aider les développeurs, MIPI a ajouté des spécifications pour faciliter l’intégration de MIPI I3C, notamment une spécification de découverte et de configuration (DisCo) pour I3C, une interface de contrôleur hôte I3C (MIPI I3C HCI), une interface de réponse de commande de transfert (MIPI I3C TCRI) et une spécification de débogage sur I3C, toutes disponibles publiquement. Un pilote I3C HCI est également disponible dans le noyau Linux, ainsi qu’une suite de tests de conformité I3C. En outre, le groupe de travail sur les ponts d’E/S nouvellement créé a commencé à développer une spécification de pont d’E/S sur I3C, qui devrait être achevée à la mi-2026. Des FAQ et des notes d’application actualisées correspondant à I3C/I3C Basic v1.2 pourront bientôt être téléchargées sur la page web de l’I3C.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :
