Famille de FPGA optimisée en termes de coût et de faible consommation
Cette famille de FPGA est particulièrement bien adaptée à un large éventail d’applications au sein des marchés des réseaux d’accès filaire et des infrastructures cellulaires, de la défense et de l’aviation civile, ainsi que de l’industrie 4.0 qui comprend les domaines de l’automatisation industrielle et de l’Internet des Objets (IoT).
Ces FPGA fournissent des fonctionnalités de traitement de bande passante rentables pour un nombre croissant de ports regroupés à 10 Gbits/s avec l’empreinte de puissance la plus faible. Ils répondent également aux préoccupations croissantes du marché face aux menaces tangibles en matière de cyber-sécurité ainsi qu’aux problèmes de fiabilité auxquels sont confrontés les FPGA submicroniques basés sur de la SRAM en étant sensibles aux SEU (single event upsets) au sein de leur mémoire de configuration.
Développés en collaboration avec Silicon Creations, les transceiver intégrés de 12,7 Gbits/s sont entièrement optimisés pour être efficace en termes de surface utilisée et de faible puissance, ce qui aboutit à une consommation totale de moins de 90 mW à 10 Gbits/s. Avec une consommation statique remarquable de 25 mW pour 100 000 éléments logiques (LE), un courant « inrush » nul et un mode « Flash Freeze » unique pour une puissance en mode veille record de 130 mW à 25 °C, ces FPGA consomment jusqu’à 50% moins que la plupart des autres modèles du marché pour la même application. De plus, après son implémentation, l’analyseur de puissance propriétaire SmartPower peut être utilisé pour connaître la consommation de l’ensemble de la conception.
La famille de FPGA fournit également une excellente fiabilité avec son immunité inhérente aux SEU de configuration. Pour augmenter la fiabilité, les fonctionnalités supplémentaires comprennent la correction d’erreur unique intégrée et la double détection d’erreur (SECDED) ainsi que l’entrelacement de mémoire sur une grande mémoire statique à accès aléatoire (LSRAM) et le mode de suspension du contrôleur système pour les conceptions à sécurité critique.
Ces composants utilisent une technologie de fabrication SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) non volatile en 28 nanomètres pour un CMOS standard. Ils intègrent également les performances de transceiver optimisées pour 12,7 Gbits/s permettant une petite taille et une faible consommation, une logique durcie de gestion des E/S pour de la mémoire DDR et les signaux différentiels basse-tension (LVDS) ainsi qu’une sécurité IP à haute performance. De plus, ce sont les seuls composants à bas coût de milieu de gamme proposant des E/S à 1,6 Gbits/s et assurant la récupération de l’horloge et des données (CDR).
Pour la conception avec cette famille de FPGA, la suite logicielle propriétaire Libero SoC Design Suite offre une productivité élevée grâce à ses outils de développement complets, intuitifs et conviviaux, La suite comprend un flux de conception complet avec la synthèse Synopsys Synplify Pro et la simulation en langage mixte Mentor Graphics ModelSim Pro ayant la meilleure gestion des contraintes de sa catégorie, et la suite SmartDebug de débogage différencié pour ces FPGA. Les solutions IP les plus courantes pour Ethernet 1G, Ethernet 10G, JESD204B, les interfaces de mémoire DDR, les IP d’interconnexion AXI4 et autres peuvent être également utilisés avec ces composants.
Si vous avez apprécié cet article, vous aimerez les suivants : ne les manquez pas en vous abonnant à :