Les cartes syst\u00e8me complexes d’aujourd’hui contiennent souvent des processeurs d’application sp\u00e9cifiques, des processeurs hautes-performances \u00e0 usage g\u00e9n\u00e9ral, voire plusieurs SoC (System on Chip, ou syst\u00e8me sur une puce). Chacun de ces circuits hautes-performances peut avoir besoin de plusieurs fr\u00e9quences d’horloge, puisqu’ils n’ont pas toujours \u00e9t\u00e9 con\u00e7us pour travailler ensemble. En outre, chaque circuit de la carte peut avoir diff\u00e9rentes contraintes en mati\u00e8re de stabilit\u00e9 d’horloge (gigue) et de cycle d’horloge (coefficient d’utilisation). Ainsi, l’un des d\u00e9fis majeurs avec ces cartes complexes est de concevoir un sous-syst\u00e8me de synchronisation capable de fournir plusieurs signaux d’horloge \u00e0 router vers les puces charg\u00e9es de g\u00e9rer la synchronisation des diff\u00e9rents sous-syst\u00e8mes. De telles cartes sont typiquement destin\u00e9es \u00e0 des applications telles que des d\u00e9codeurs\/enregistreurs TV, des t\u00e9l\u00e9viseurs num\u00e9riques haut de gamme, des commutateurs ou des routeurs r\u00e9seau, des serveurs de donn\u00e9es, et bien d’autres applications.<\/p>\n","protected":false},"featured_media":27881,"template":"","tags":[],"company":[],"wp_category":[],"ppma_author":[1149],"class_list":["post-27879","white_papers","type-white_papers","status-publish","has-post-thumbnail","hentry"],"acf":[],"yoast_head":"