Alors que les fr\u00e9quences d’horloge sont en hausse et que les syst\u00e8mes se complexifient toujours davantage, il est de plus en plus difficile de r\u00e9aliser des arbres d’horloge basse consommation, avec des budgets de plus en plus serr\u00e9s. Aujourd’hui les concepteurs font face \u00e0 un certain nombre de contraintes souvent contradictoires. Le r\u00e9tr\u00e9cissement des p\u00e9riodes d’horloge dans le cas d’applications rapides, comme Ethernet 10G ou OTN (Optical Transport Network, ou r\u00e9seau de transport optique), imposent des niveaux de \u00ab\u00a0jitter\u00a0\u00bb toujours plus r\u00e9duits pour maintenir les performances syst\u00e8me. Dans le m\u00eame temps, la complexit\u00e9 et la densit\u00e9 croissante des syst\u00e8mes rendent probl\u00e9matique la gestion thermique, alors m\u00eame que les concepteurs doivent faire face \u00e0 une pression grandissante pour r\u00e9duire l’empreinte sur carte et les co\u00fbts de BoM (Bill of Materials, ou nomenclature). De m\u00eame, alors que les configurations syst\u00e8me deviennent plus complexes, les concepteurs ont besoin de plus de souplesse, pour pouvoir g\u00e9rer de multiples fr\u00e9quences et de multiples sorties programmables, ainsi que pour pouvoir reprogrammer ces fr\u00e9quences en cas de modification de derni\u00e8re minute, ou de configurations syst\u00e8me multiples.
\nR\u00e9cemment, les ing\u00e9nieurs d’Integrated Device Technology, Inc. ont \u00e9t\u00e9 confront\u00e9s \u00e0 plusieurs de ces probl\u00e8mes de conception, quand un client leur a demand\u00e9 de concevoir un arbre d’horloges pour une application r\u00e9seau hautes performances pour datacenter. Ce projet n\u00e9cessitait un arbre d’horloges capable de supporter plusieurs commutateurs hautes performances. Chaque commutateur du syst\u00e8me n\u00e9cessitait plusieurs horloges, elles-m\u00eames capables de supporter plusieurs fr\u00e9quences avec plusieurs sorties. Pour l’\u00e9quipe IDT la t\u00e2che \u00e9tait claire : concevoir une solution int\u00e9grant plusieurs chipsets diff\u00e9rents g\u00e9rant plusieurs horloges, en conservant d’excellentes performances au niveau jitter, et une consommation minimum, le tout en respectant un planning de commercialisation serr\u00e9. Cet article passe en revue l’arbre d’horloges d\u00e9velopp\u00e9 par l’\u00e9quipe IDT, et montre comment, en s’appuyant sur les toutes derni\u00e8res avanc\u00e9es dans le domaine des g\u00e9n\u00e9rateurs d’horloge programmables, l’\u00e9quipe est parvenue \u00e0 atteindre tous les objectifs de conception fix\u00e9s par le client.<\/p>\n","protected":false},"featured_media":27681,"template":"","tags":[],"company":[],"wp_category":[],"ppma_author":[1149],"class_list":["post-27679","white_papers","type-white_papers","status-publish","has-post-thumbnail","hentry"],"acf":[],"yoast_head":"