La conception d’une architecture basse consommation est un exercice qui n\u00e9cessite une bonne compr\u00e9hension du logiciel, de la plate-forme mat\u00e9rielle et de l’application afin de minimiser la consommation \u00e9nerg\u00e9tique d’un syst\u00e8me embarqu\u00e9. Il est en effet facile de gaspiller de l’\u00e9nergie si l’on ne trouve pas le juste \u00e9quilibre entre les avantages et inconv\u00e9nients respectifs d’un\u00a0 traitement essentiellement logiciel (et donc flexible) et une implantation mat\u00e9rielle, plus contraignante certes, mais souvent plus \u00e9co-efficace. D’autant que de subtiles modifications de l’implantation mat\u00e9rielle peuvent engendrer des variations importantes de la consommation \u00e9nerg\u00e9tique globale. La conception d\u2019un microcontr\u00f4leur (MCU) basse consommation vise g\u00e9n\u00e9ralement \u00e0 maintenir son activit\u00e9 \u00e0 un niveau faible, afin que le processeur au c\u0153ur du syst\u00e8me passe le plus clair de son temps en mode veille. Cette approche a prouv\u00e9 sa grande efficacit\u00e9 au sein de compteurs d\u2019eau, de gaz ou d\u2019\u00e9lectricit\u00e9, l\u00e0 o\u00f9 le c\u0153ur de processeur peut rester en mode veille pendant 99% du temps sur la totalit\u00e9 de son cycle de vie. Le processeur se r\u00e9veille uniquement pour r\u00e9cup\u00e9rer les donn\u00e9es fournies par les capteurs, habituellement \u00e0 des moments pr\u00e9programm\u00e9s, ou pour r\u00e9agir \u00e0 de rares interruptions non pr\u00e9vues. L\u2019importance du niveau d\u2019activit\u00e9 peut \u00eatre appr\u00e9ci\u00e9e par une analyse de la variation de consommation d\u2019\u00e9nergie d\u2019un MCU en fonction de ses besoins \u00e9nerg\u00e9tiques en mode veille. Le temps est en effet l\u2019ennemi de toute application aliment\u00e9e par pile dont l\u2019autonomie doit \u00eatre \u00e9lev\u00e9e, car m\u00eame des niveaux de consommation apparemment faibles deviennent significatifs sur de longues p\u00e9riodes d\u2019activit\u00e9.\u00a0 Durant les p\u00e9riodes d\u2019activit\u00e9, la puissance consomm\u00e9e par toute fonction logique est donn\u00e9e par la formule CV\u00b2f, o\u00f9 C est la capacit\u00e9 totale des chemins de donn\u00e9es dans le circuit, V la tension d\u2019alimentation et f la fr\u00e9quence de fonctionnement. La formule s\u2019est l\u00e9g\u00e8rement complexifi\u00e9e \u00e0 cause de la\u00a0 d\u00e9sactivation d\u2019horloge (clock gating) dont l\u2019usage s\u2019est g\u00e9n\u00e9ralis\u00e9 dans la plupart des c\u0153urs de processeur modernes. Cette technique limite les activit\u00e9s de commutation dans les portes logiques non utilis\u00e9es en d\u00e9sactivant le signal d\u2019horloge dans ces circuits. N\u00e9anmoins, m\u00eame approximative, la formule donne une bonne id\u00e9e de la puissance consomm\u00e9e \u00e0 l\u2019\u00e9tat actif.<\/p>\n","protected":false},"featured_media":27162,"template":"","tags":[],"company":[],"wp_category":[],"ppma_author":[1149],"class_list":["post-27160","white_papers","type-white_papers","status-publish","has-post-thumbnail","hentry"],"acf":[],"yoast_head":"