Les FPGA deviennent de plus en plus un composant cl\u00e9 de nombreuses conceptions embarqu\u00e9es en raison de leur matrice reconfigurable dynamiquement et de leur capacit\u00e9 de traitement parall\u00e8le. Ces caract\u00e9ristiques rendent ces semi-conducteurs id\u00e9aux \u00e0 utiliser au sein des syst\u00e8mes dans des domaines d’application tels que les r\u00e9seaux de neurones convolutifs et les machines \u00e0 apprentissage, les \u00e9quipements de communication de radiodiffusion et les syst\u00e8mes avanc\u00e9s d’assistance au conducteur (Advanced Driver Assistance Systems, ADAS). Susceptible de s’interfacer avec une multitude d’autres composants et sous-syst\u00e8mes en plus de supporter des \u00e9l\u00e9ments tels que des \u00e9metteurs-r\u00e9cepteurs, des PLL et de la m\u00e9moire, un FPGA a g\u00e9n\u00e9ralement besoin de multiples tensions d’alimentation, chacune d\u2019elles ayant ses propres exigences en termes de tension, de courant et de r\u00e9ponse transitoire. Par exemple, le c\u0153ur du FPGA est susceptible d’exiger de l’ordre d’une dizaine d’amp\u00e8res, avec certaines conceptions n\u00e9cessitant dor\u00e9navant jusqu’\u00e0 90 amp\u00e8res \u00e0 des tensions relativement faibles, par exemple 0,95 VDC, tandis que la m\u00e9moire, les interfaces et la logique classique auront des exigences comprises entre 1,5 et 3,3 VDC. Des consid\u00e9rations telles que l’immunit\u00e9 au bruit sont \u00e9galement importantes dans la conception de l’alimentation. Les \u00e9metteurs-r\u00e9cepteurs et les PLL en particulier doivent disposer de rails de puissance d’une grande puret\u00e9 afin d’emp\u00eacher toute gigue de perturber le syst\u00e8me.<\/p>\n","protected":false},"featured_media":21623,"template":"","tags":[],"company":[829],"wp_category":[],"ppma_author":[],"class_list":["post-21621","white_papers","type-white_papers","status-publish","has-post-thumbnail","hentry","company-intel"],"acf":[],"yoast_head":"