Au GSI Helmholtzzentrum f\u00fcr Schwerionenforschung de Darmstadt, le synchrotron SIS18 extrait son faisceau vers les exp\u00e9riences selon un processus appel\u00e9 spill. Le contr\u00f4ler suppose de conna\u00eetre en temps r\u00e9el le nombre de particules et leur r\u00e9partition temporelle, en localisant chacune d\u2019elles pendant le fonctionnement de l\u2019acc\u00e9l\u00e9rateur. Des travaux de recherche doctorale men\u00e9s \u00e0 l\u2019Universit\u00e9 des sciences appliqu\u00e9es de Fulda avec le GSI ont montr\u00e9 qu\u2019un r\u00e9seau de neurones convolutif (CNN) implant\u00e9 sur le FPGA du num\u00e9riseur Teledyne SP Devices ADQ35 y parvient \u00e0 10 GSPS, avec une latence de 300 ns.<\/p>\n
Un d\u00e9tecteur plac\u00e9 sur le faisceau \u00e9met une impulsion \u00e0 chaque passage de particule. Lorsque plusieurs particules le traversent dans un intervalle tr\u00e8s court, les impulsions se chevauchent et la r\u00e9ponse peut devenir non lin\u00e9aire : c\u2019est le pile-up, dont la probabilit\u00e9 augmente avec l\u2019intensit\u00e9 du faisceau.<\/p>\n
Les m\u00e9thodes classiques, comme la d\u00e9tection multi-seuils ou la recherche de maxima locaux, \u00e9chouent souvent dans ce cas, ce qui conduit \u00e0 un sous-comptage. Faute de pouvoir r\u00e9soudre ces \u00e9v\u00e9nements, il faut les \u00e9viter en limitant l\u2019intensit\u00e9 du faisceau.<\/p>\n
Le CNN a \u00e9t\u00e9 entra\u00een\u00e9 sur des donn\u00e9es annot\u00e9es puis implant\u00e9 directement sur le FPGA \u00e0 l\u2019aide d\u2019une cha\u00eene d\u2019outils d\u00e9velopp\u00e9e par UFAIRA. Il localise chaque impulsion, y compris en situation de pile-up, et fournit en temps r\u00e9el le nombre de particules et leurs temps d\u2019arriv\u00e9e, avec une latence d\u00e9terministe.<\/p>\n
L\u2019ADQ35 \u00e9chantillonne jusqu\u2019\u00e0 10 GSPS et embarque un FPGA AMD Kintex UltraScale KU115. Traiter les donn\u00e9es sur le num\u00e9riseur \u00e9vite les goulets d\u2019\u00e9tranglement li\u00e9s au transfert et permet une latence inf\u00e9rieure \u00e0 la microseconde, avec une r\u00e9solution temporelle inf\u00e9rieure \u00e0 la nanoseconde.<\/p>\n
Gr\u00e2ce \u00e0 une cha\u00eene d\u2019outils tenant compte des contraintes mat\u00e9rielles, le CNN traite 32 \u00e9chantillons en parall\u00e8le \u00e0 312,5 MHz, soit 10 GSPS. Il atteint une latence de 300 ns pour un d\u00e9bit de 120 Gbit\/s, \u00e0 12 bits par \u00e9chantillon, en utilisant moins de 15 % des ressources DSP et moins de 6 % des LUT du FPGA, ce qui laisse de la marge pour des mod\u00e8les plus lourds ou un d\u00e9bit sup\u00e9rieur.<\/p>\n
Le CNN surpasse les m\u00e9thodes traditionnelles face au pile-up au point qu\u2019il n\u2019est plus n\u00e9cessaire de r\u00e9duire le taux de particules, sans modifier le mat\u00e9riel du d\u00e9tecteur.<\/p>\n
Selon les auteurs, l\u2019IA devient pertinente lorsque plusieurs \u00e9v\u00e9nements se superposent dans un m\u00eame signal, lorsque le traitement est trop complexe pour les m\u00e9thodes classiques ou lorsque la forme des signaux varie sous l\u2019effet de la d\u00e9rive, du bruit ou des non-lin\u00e9arit\u00e9s. L\u2019approche s\u2019applique \u00e0 la surveillance de spectre et \u00e0 la classification de signaux, \u00e0 l\u2019estimation de canal RF, au trading haute fr\u00e9quence, \u00e0 la d\u00e9tection d\u2019intrusions r\u00e9seau ou au traitement d\u2019images pour syst\u00e8mes autonomes.<\/p>\n
Les m\u00e9thodes et outils issus de ces travaux sont \u00e0 l\u2019origine d\u2019UFAIRA, spin-off fond\u00e9e en 2026 qui d\u00e9veloppe des acc\u00e9l\u00e9rateurs d\u2019IA sur FPGA pour l\u2019inf\u00e9rence en temps r\u00e9el.<\/p>\n