L\u2019adoption des proc\u00e9d\u00e9s FinFET avanc\u00e9s pour les FPGA, les SoC, les acc\u00e9l\u00e9rateurs d\u2019IA et les processeurs de nouvelle g\u00e9n\u00e9ration accro\u00eet la demande en drivers d\u2019horloge basse tension. Les concepteurs de cartes se heurtent pourtant \u00e0 la faible disponibilit\u00e9 de tampons d\u2019horloge LVCMOS 1,2 V standard et de tampons capables de translater des horloges \u00e0 tension plus \u00e9lev\u00e9e vers ces niveaux. Microchip Technology r\u00e9pond \u00e0 ce besoin avec la famille SY757xx, des tampons d\u2019horloge LVCMOS \u00e0 sortie 1,2 V.<\/p>\n
Les approches classiques \u00e0 base de composants discrets et de diviseurs de tension risquent de d\u00e9grader l\u2019int\u00e9grit\u00e9 du signal et la pr\u00e9cision du rapport cyclique de l\u2019horloge, tout en augmentant la complexit\u00e9 de la carte et le nombre de composants. Les diviseurs discrets peuvent en outre ne pas offrir une marge de conception suffisante.<\/p>\n
Les SY757xx remplacent ces montages par une solution \u00e0 composant unique. Selon Microchip, ils simplifient la conception et r\u00e9duisent le co\u00fbt de nomenclature tout en facilitant l\u2019optimisation du couplage AC et de la polarisation.<\/p>\n
La famille couvre une plage de fr\u00e9quences de 0 Hz \u00e0 250 MHz et une plage de translation de niveau de 1,2 V \u00e0 3,3 V, avec de larges plages de tension d\u2019alimentation VDD pour rester compatible avec les rails existants et les diff\u00e9rentes sources d\u2019horloge. La gigue additive peut \u00eatre limit\u00e9e \u00e0 26 fs. Une r\u00e9f\u00e9rence \u00e0 puce unique permet notamment d\u2019interfacer des composants 3,3 V avec des FPGA et SoC exigeant une horloge 1,2 V.<\/p>\n
Maamoun Abou Seido, vice-pr\u00e9sident de l\u2019unit\u00e9 synchronisation et communications de Microchip, met en avant la combinaison d\u2019une tr\u00e8s faible gigue additive et de larges plages de VDD et de fr\u00e9quence comme moyen de r\u00e9duire le nombre de composants tout en pr\u00e9servant l\u2019int\u00e9grit\u00e9 du signal et la pr\u00e9cision de synchronisation.<\/p>\n
Les SY75707TWL-TR, SY75712TWL-TR et SY75714TWL-TR sont en production en s\u00e9rie. Le premier accepte une entr\u00e9e diff\u00e9rentielle et fournit deux sorties LVCMOS en bo\u00eetier VDFN 8 broches. Les deux autres offrent respectivement 2 ou 4 sorties LVCMOS sous 1,2 \u00e0 1,8 V, en bo\u00eetier TDFN 8 broches. Leur prix unitaire va de 0,50 $ \u00e0 0,83 $ selon la configuration, par lots de 10 000 unit\u00e9s.<\/p>\n
Huit autres r\u00e9f\u00e9rences, disponibles en volumes limit\u00e9s, translatent vers des sorties LVCMOS 1,2 \u00e0 1,8 V depuis des entr\u00e9es LVCMOS asym\u00e9triques 1,2 \u00e0 3,3 V ou 1,2 \u00e0 1,8 V, ou des entr\u00e9es diff\u00e9rentielles 1,8 \u00e0 3,3 V. La gamme inclut des tampons de distribution fan-out avec activation de sortie (OE), tous en bo\u00eetier VDFN 8 broches.<\/p>\n
Microchip positionne ces tampons comme interfaces de distribution et de duplication d\u2019horloge pour les plateformes FPGA et SoC o\u00f9 l\u2019int\u00e9grit\u00e9 du signal prime : traitement parall\u00e8le \u00e0 haut d\u00e9bit, mat\u00e9riel reconfigurable, faible latence et calcul temps r\u00e9el. Les applications cit\u00e9es vont de la vision embarqu\u00e9e et du traitement vid\u00e9o \u00e0 l\u2019acc\u00e9l\u00e9ration IA\/ML, en passant par le contr\u00f4le industriel, l\u2019IoT, les r\u00e9seaux et communications et le traitement du signal.<\/p>\n
Les SY757xx compl\u00e8tent l\u2019offre de FPGA et de FPGA SoC \u00e0 m\u00e9moire Flash de Microchip, de tr\u00e8s faible \u00e0 moyenne densit\u00e9. Les \u00e9chantillons s\u2019obtiennent via les repr\u00e9sentants et distributeurs agr\u00e9\u00e9s, le site microchipdirect.com ou l\u2019adresse tcghelp@microchip.com.<\/p>\n