{"id":499061,"date":"2026-09-07T10:00:08","date_gmt":"2026-09-07T08:00:08","guid":{"rendered":"https:\/\/www.ecinews.fr\/?p=499061"},"modified":"2026-09-04T20:01:14","modified_gmt":"2026-09-04T18:01:14","slug":"lobsolescence-des-fonderies-6-pouces-questionne-lavenir-de-fabrication-des-technologies-cmos-analogiques-et-mixtes-plus-matures","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/lobsolescence-des-fonderies-6-pouces-questionne-lavenir-de-fabrication-des-technologies-cmos-analogiques-et-mixtes-plus-matures\/","title":{"rendered":"L’obsolescence des fonderies 6 pouces questionne l\u2019avenir de fabrication des technologies CMOS analogiques et mixtes plus matures"},"content":{"rendered":"

Auteur : Dr Ulrich Bretthauer, responsable du marketing produit chez X-FAB<\/em><\/p>\n

Les fabricants d’\u00e9quipements et de syst\u00e8mes \u00e9lectroniques d\u00e9pendent d’un approvisionnement fiable en circuits int\u00e9gr\u00e9s. Cette exigence est particuli\u00e8rement importante dans les secteurs o\u00f9 les cycles de vie des produits sont longs, comme l’automobile, l’industrie, le m\u00e9dical ou l’a\u00e9rospatial. Les acheteurs de composants semi-conducteurs, notamment dans ces domaines, ont besoin d’une disponibilit\u00e9 stable et p\u00e9renne des circuits int\u00e9gr\u00e9s.<\/p>\n

Dans ce contexte, l’arr\u00eat r\u00e9cent par certaines fonderies de proc\u00e9d\u00e9s CMOS sur wafers de 150 mm (6 pouces) a plac\u00e9 de nombreuses entreprises dans une situation d\u00e9licate. Cette d\u00e9cision a perturb\u00e9 certaines cha\u00eenes d’approvisionnement et contraint des \u00e9quipes de conception \u00e0 r\u00e9\u00e9valuer des architectures existantes, avec des cons\u00e9quences directes sur les plans produits et les strat\u00e9gies industrielles.<\/p>\n

Parall\u00e8lement \u00e0 la r\u00e9duction progressive des dimensions technologiques, la taille des wafers est pass\u00e9e de 150 mm (6 pouces) \u00e0 200 mm (8 pouces), puis \u00e0 300 mm (12 pouces). En compl\u00e9ment de la loi de Moore, cette \u00e9volution a contribu\u00e9 de mani\u00e8re d\u00e9terminante \u00e0 l’augmentation de la capacit\u00e9 de production mondiale tout en r\u00e9duisant le co\u00fbt de fabrication des circuits int\u00e9gr\u00e9s.<\/p>\n

Si les wafers de 300 mm sont devenus la r\u00e9f\u00e9rence pour les technologies avanc\u00e9es (inf\u00e9rieures \u00e0 90 nm), de nombreuses applications analogiques et mixtes (analogique\/num\u00e9rique) continuent de s’appuyer sur des technologies plus matures fabriqu\u00e9es sur wafers de 150 mm, notamment autour de 0,6 \u00b5m (voir tableau 1).<\/p>\n\n\n\n\n\n\n
<\/td>\n<\/tr>\n
\n

Dimensions du wafer<\/strong><\/p>\n<\/td>\n

\n

150 mm (6 pouces)<\/p>\n<\/td>\n

\n

200 mm (8 pouces)<\/p>\n<\/td>\n

\n

300 mm (12 pouces)<\/p>\n<\/td>\n<\/tr>\n

\n

Ann\u00e9e de lancement<\/strong><\/p>\n<\/td>\n

\n

1983<\/p>\n<\/td>\n

\n

1992<\/p>\n<\/td>\n

\n

1999<\/p>\n<\/td>\n<\/tr>\n

\n

N\u0153uds de proc\u00e9d\u00e9<\/strong><\/p>\n<\/td>\n

\n

1,5 \u00b5m – 0,6 \u00b5m<\/p>\n<\/td>\n

\n

0,6 \u00b5m – 90 nm<\/p>\n<\/td>\n

\n

90 nm – 2 nm<\/p>\n<\/td>\n<\/tr>\n<\/tbody>\n<\/table>\n

Tableau 1 : Taille des n\u0153uds de proc\u00e9d\u00e9 CMOS au fil du temps<\/p>\n

 <\/p>\n

Alors que les wafers de 300 mm sont devenus la r\u00e9f\u00e9rence pour les technologies avanc\u00e9es depuis plus de vingt ans, la poursuite de la production de proc\u00e9d\u00e9s CMOS sur wafers de 150 mm est devenue de plus en plus difficile. Avec la baisse progressive des volumes produits sur ce diam\u00e8tre, l’approvisionnement en mat\u00e9riaux directs et indirects s’est complexifi\u00e9 et les co\u00fbts associ\u00e9s ont augment\u00e9. Dans le m\u00eame temps, la maintenance des \u00e9quipements est devenue plus lourde et plus co\u00fbteuse. Face \u00e0 ces contraintes \u00e9conomiques, de nombreuses fonderies n’ont plus \u00e9t\u00e9 en mesure de r\u00e9percuter ces co\u00fbts suppl\u00e9mentaires sur leurs clients et ont finalement d\u00e9cid\u00e9 d’arr\u00eater leur production sur wafers de 150 mm.<\/p>\n

L’arr\u00eat de la production de circuits CMOS sur wafers de 150 mm a marqu\u00e9 la fin de certaines technologies en 0,6 \u00b5m et au-del\u00e0, cr\u00e9ant des difficult\u00e9s pour de nombreux fabricants dans les secteurs automobile, industriel, m\u00e9dical et autres. Pourtant, ces technologies matures restent largement utilis\u00e9es dans les circuits analogiques et mixtes, notamment pour les interfaces de capteurs et les circuits de gestion de l’alimentation. Pour de nombreuses \u00e9quipes de conception, l’annonce de la fin de vie de ces proc\u00e9d\u00e9s CMOS sur 150 mm a \u00e9t\u00e9 relativement soudaine et parfois inattendue. Dans certains cas, elle a conduit \u00e0 la mise en place de cellules de crise visant \u00e0 \u00e9valuer les stocks disponibles, \u00e0 lancer des projets de reconception et \u00e0 requalifier des syst\u00e8mes d\u00e9velopp\u00e9s et utilis\u00e9s depuis de nombreuses ann\u00e9es.<\/p>\n

Selon la norme JEDEC J-STD-048, qui d\u00e9finit les modalit\u00e9s de notification lors de l’arr\u00eat d’un produit, les clients disposent g\u00e9n\u00e9ralement de six mois apr\u00e8s l’annonce pour passer leurs derni\u00e8res commandes et de douze mois pour recevoir les derni\u00e8res livraisons. Ce calendrier relativement court exerce une pression importante sur les entreprises, qui doivent rapidement \u00e9valuer leurs besoins futurs, s\u00e9curiser leurs approvisionnements et pr\u00e9parer des solutions de remplacement. Dans de nombreux cas, la seule option viable consiste \u00e0 migrer les circuits concern\u00e9s vers une nouvelle technologie de fabrication. Lorsqu’il s’agit d’un ASIC sp\u00e9cifique \u00e0 une application, cette d\u00e9marche implique \u00e0 la fois des consid\u00e9rations techniques et \u00e9conomiques.<\/p>\n

L’analyse \u00e9conomique consiste d’abord \u00e0 v\u00e9rifier la pertinence d’un nouveau d\u00e9veloppement. Un ASIC doit apporter une valeur diff\u00e9renciante en optimisant le co\u00fbt global du syst\u00e8me, les performances et l’encombrement de la carte \u00e9lectronique, tout en permettant une meilleure int\u00e9gration des fonctions. L’\u00e9valuation technique doit quant \u00e0 elle d\u00e9terminer la technologie la plus adapt\u00e9e, analyser les fonctionnalit\u00e9s disponibles et comparer les co\u00fbts de prototypage ainsi que les co\u00fbts r\u00e9currents de fabrication. Enfin, le choix du partenaire de fonderie doit prendre en compte son exp\u00e9rience dans l’application vis\u00e9e, ses engagements en mati\u00e8re de livraison, sa localisation g\u00e9ographique ainsi que l’existence d’un \u00e9cosyst\u00e8me de partenaires qualifi\u00e9s pour la conception, le test et la gestion de la cha\u00eene d’approvisionnement.<\/p>\n

 <\/p>\n

CMOS 350 nm sur wafers de 200 mm : une voie de migration naturelle<\/strong><\/p>\n

Plut\u00f4t que de migrer directement vers des technologies inf\u00e9rieures \u00e0 130 nm sur wafers de 300 mm, de nombreux fabricants privil\u00e9gient aujourd’hui les technologies 350 nm ou 180 nm produites sur wafers de 200 mm. Ces proc\u00e9d\u00e9s offrent un \u00e9quilibre pertinent entre performances, simplicit\u00e9 de conception et p\u00e9rennit\u00e9 industrielle. Les co\u00fbts de d\u00e9veloppement sont significativement plus faibles que ceux associ\u00e9s aux technologies avanc\u00e9es gr\u00e2ce \u00e0 des flux de conception plus simples et \u00e0 des jeux de masques moins co\u00fbteux. Par ailleurs, la maturit\u00e9 de la technologie 350 nm permet g\u00e9n\u00e9ralement de r\u00e9duire les d\u00e9lais de mise sur le march\u00e9. Elle s’appuie sur des biblioth\u00e8ques IP \u00e9prouv\u00e9es et sur des kits de conception stables, favorisant l’obtention d’un circuit fonctionnel d\u00e8s la premi\u00e8re fabrication. Pour les applications analogiques et haute tension, les performances sont souvent sup\u00e9rieures \u00e0 celles offertes par des technologies plus avanc\u00e9es, avec un choix plus large de composants disponibles.<\/p>\n

Les technologies 350 nm et 180 nm sont toutes deux fabriqu\u00e9es sur des wafers de 200 mm. Apr\u00e8s avoir \u00e9t\u00e9 confront\u00e9s \u00e0 l’arr\u00eat d’un proc\u00e9d\u00e9 sur 150 mm, certains clients peuvent naturellement s’interroger sur la disponibilit\u00e9 \u00e0 long terme des technologies 200 mm et \u00eatre tent\u00e9s de privil\u00e9gier directement des proc\u00e9d\u00e9s sur 300 mm. Toutefois, pour des produits \u00e0 faibles ou moyens volumes, cette approche est rarement \u00e9conomiquement viable. Les co\u00fbts de d\u00e9veloppement, les co\u00fbts des masques ainsi que les d\u00e9lais associ\u00e9s sont nettement plus \u00e9lev\u00e9s que pour les technologies \u00e9tablies sur 200 mm. En outre, comme le nombre de circuits produits par wafer augmente fortement lorsque l’on passe d’un diam\u00e8tre \u00e0 l’autre, une migration directe du 150 mm vers le 300 mm peut rapidement conduire \u00e0 des volumes de production inf\u00e9rieurs aux quantit\u00e9s minimales exig\u00e9es par les fonderies.<\/p>\n

Si la p\u00e9rennit\u00e9 d’approvisionnement constitue un crit\u00e8re d\u00e9terminant dans le choix entre une technologie CMOS 350 nm ou 180 nm, il est utile d’observer l’\u00e9volution r\u00e9cente du march\u00e9. Au troisi\u00e8me trimestre 2023, les technologies sup\u00e9rieures \u00e0 90 nm repr\u00e9sentaient encore plus de 38 % du volume mondial de wafers produits chaque mois. Cette part significative d\u00e9montre que l’\u00e9cosyst\u00e8me industriel associ\u00e9 aux wafers de 200 mm reste solide et b\u00e9n\u00e9ficie d’une cha\u00eene d’approvisionnement durable pour les mat\u00e9riaux, les \u00e9quipements et les services n\u00e9cessaires \u00e0 leur fabrication.<\/p>\n

 <\/p>\n

Gr\u00e2ce \u00e0 son long historique industriel et \u00e0 sa stabilit\u00e9 \u00e9prouv\u00e9e, la technologie 350 nm demeure particuli\u00e8rement adapt\u00e9e aux syst\u00e8mes analogiques, aux MEMS et aux applications bas\u00e9es sur des capteurs. Elle permet \u00e9galement l’int\u00e9gration de fonctions num\u00e9riques suffisantes pour embarquer des microcontr\u00f4leurs simples, tels que des c\u0153urs ARM Cortex-M0, i8051 ou RISC-V, ainsi que des m\u00e9moires int\u00e9gr\u00e9es.<\/p>\n

 <\/p>\n

<\/p>\n

Figure 1 : Volume mensuel de production de wafers exprim\u00e9 en \u00e9quivalent 200 mm, d’apr\u00e8s le rapport SEMI World Fab Forecast Q3’23.<\/p>\n

 <\/p>\n

Lorsqu’elles s\u00e9lectionnent un partenaire de fabrication, les entreprises doivent privil\u00e9gier des crit\u00e8res directement align\u00e9s avec leurs objectifs commerciaux, industriels et strat\u00e9giques. Plusieurs questions m\u00e9ritent d’\u00eatre examin\u00e9es avec attention:<\/p>\n