Microchip Technology et Micron Technology pr\u00e9sentent une architecture de stockage de bout en bout bas\u00e9e sur la norme PCIe Gen 6, associant les commutateurs Switchtec PCIe Gen 6 de Microchip aux SSD 9650 NVMe PCIe Gen 6 de Micron. Cette d\u00e9monstration met en lumi\u00e8re les performances offertes par la nouvelle g\u00e9n\u00e9ration d\u2019interconnexion pour r\u00e9pondre aux besoins croissants des plateformes d\u2019intelligence artificielle, du calcul haute performance (HPC) et des environnements cloud.<\/p>\n
Face \u00e0 l\u2019explosion des volumes de donn\u00e9es g\u00e9n\u00e9r\u00e9s par l\u2019IA, les infrastructures informatiques doivent assurer des transferts toujours plus rapides entre les processeurs, les acc\u00e9l\u00e9rateurs, la m\u00e9moire et les syst\u00e8mes de stockage. Le PCIe Gen 6 appara\u00eet aujourd\u2019hui comme l\u2019une des technologies cl\u00e9s pour relever ce d\u00e9fi.<\/p>\n
Les mod\u00e8les d\u2019intelligence artificielle deviennent toujours plus volumineux et plus complexes.<\/p>\n
L\u2019entra\u00eenement des grands mod\u00e8les de langage, les analyses en temps r\u00e9el et les applications de calcul intensif sollicitent en permanence les infrastructures de stockage. La performance ne d\u00e9pend plus uniquement des processeurs ou des acc\u00e9l\u00e9rateurs IA, mais \u00e9galement de la capacit\u00e9 \u00e0 d\u00e9placer rapidement et efficacement les donn\u00e9es \u00e0 travers l\u2019ensemble du syst\u00e8me.<\/p>\n
Dans ce contexte, la bande passante et la latence du stockage deviennent des indicateurs essentiels de performance.<\/p>\n
La norme PCIe 6.0 marque une \u00e9volution majeure des infrastructures num\u00e9riques.<\/p>\n
Elle double la bande passante offerte par le PCIe 5.0 en atteignant 64 GT\/s par voie, permettant ainsi de suivre l\u2019augmentation des besoins en donn\u00e9es des plateformes IA modernes. Cette am\u00e9lioration contribue \u00e0 r\u00e9duire les goulots d\u2019\u00e9tranglement entre les ressources de calcul et les syst\u00e8mes de stockage.<\/p>\n
Les infrastructures peuvent ainsi maintenir un d\u00e9bit \u00e9lev\u00e9 m\u00eame sous des charges intensives.<\/p>\n
La d\u00e9monstration pr\u00e9sent\u00e9e par Microchip et Micron repose sur une approche modulaire et d\u00e9sagr\u00e9g\u00e9e.<\/p>\n
Les commutateurs Switchtec PCIe Gen 6 assurent l\u2019interconnexion entre les processeurs h\u00f4tes et plusieurs SSD Micron 9650 NVMe. Cette architecture facilite l\u2019extension progressive des ressources de stockage tout en conservant des niveaux de performance pr\u00e9visibles.<\/p>\n
Les exploitants de centres de donn\u00e9es peuvent ainsi adapter plus facilement leurs infrastructures \u00e0 l\u2019\u00e9volution des besoins applicatifs.<\/p>\n
Les commutateurs Switchtec Gen 6 int\u00e8grent plusieurs technologies avanc\u00e9es destin\u00e9es aux environnements de calcul intensif.<\/p>\n
Grav\u00e9s en 3 nm, ils prennent en charge un grand nombre de voies PCIe ainsi que des fonctions avanc\u00e9es telles que le multicast, la gestion des erreurs et la connectivit\u00e9 haute vitesse entre processeurs, GPU, SoC, acc\u00e9l\u00e9rateurs IA et syst\u00e8mes de stockage.<\/p>\n
Ces capacit\u00e9s favorisent une circulation efficace des donn\u00e9es au sein des architectures modernes.<\/p>\n
La croissance des centres de donn\u00e9es s\u2019accompagne d\u2019exigences accrues en mati\u00e8re de cybers\u00e9curit\u00e9.<\/p>\n
Les commutateurs Switchtec int\u00e8grent une racine mat\u00e9rielle de confiance (Root of Trust), un m\u00e9canisme de Secure Boot ainsi qu\u2019une prise en charge des algorithmes cryptographiques post-quantiques conformes aux recommandations CNSA 2.0.<\/p>\n
Ces fonctions contribuent \u00e0 prot\u00e9ger les infrastructures contre les menaces \u00e9mergentes tout en renfor\u00e7ant leur r\u00e9silience op\u00e9rationnelle.<\/p>\n
Premier SSD PCIe Gen 6 produit \u00e0 grande \u00e9chelle selon Micron, le 9650 NVMe a \u00e9t\u00e9 con\u00e7u pour les charges de travail \u00e0 tr\u00e8s fort volume de donn\u00e9es.<\/p>\n
Ses performances en d\u00e9bit, en IOPS et en latence r\u00e9pondent aux besoins de l\u2019entra\u00eenement IA, des bases de donn\u00e9es massives et des traitements analytiques en temps r\u00e9el. Associ\u00e9 aux capacit\u00e9s de commutation de Microchip, il contribue \u00e0 construire une architecture de stockage \u00e9quilibr\u00e9e et performante.<\/p>\n
Cette compl\u00e9mentarit\u00e9 illustre l\u2019importance d\u2019une approche globale des infrastructures de nouvelle g\u00e9n\u00e9ration.<\/p>\n