Les concepteurs de syst\u00e8mes soumis \u00e0 de fortes contraintes temporelles \u2014 comme la commande de moteurs, l\u2019automatisation industrielle ou la s\u00e9curit\u00e9 automobile \u2014 sont r\u00e9guli\u00e8rement confront\u00e9s aux limites des architectures purement logicielles\u202f: latence, non\u2011d\u00e9terminisme et complexit\u00e9 croissante. Pour r\u00e9pondre \u00e0 ces enjeux sans recourir \u00e0 des architectures multipuces co\u00fbteuses, Microchip Technology \u00e9tend son portefeuille de microcontr\u00f4leurs int\u00e9grant des blocs de logique configurable (CLB) avec les familles PIC16F13276 et PIC18\u2011Q35.<\/p>\n
Ces composants associent, au sein d\u2019un unique circuit faible consommation, un microcontr\u00f4leur et une logique programmable de type CPLD, permettant d\u2019ex\u00e9cuter des fonctions critiques directement en mat\u00e9riel.<\/p>\n
Les blocs CLB de Microchip permettent d\u2019impl\u00e9menter des fonctions logiques en parall\u00e8le, de mani\u00e8re d\u00e9terministe, sans intervention du processeur. Cette approche r\u00e9duit la latence, am\u00e9liore la pr\u00e9visibilit\u00e9 temporelle et diminue la consommation \u00e9nerg\u00e9tique par rapport aux syst\u00e8mes reposant uniquement sur le logiciel ou sur un duo microcontr\u00f4leur + CPLD externe.<\/p>\n
Les nouvelles familles offrent \u00e9galement la possibilit\u00e9 de charger automatiquement la configuration CLB au d\u00e9marrage ou au reset, permettant \u00e0 la logique mat\u00e9rielle de s\u2019initialiser ind\u00e9pendamment du CPU. Ce comportement est particuli\u00e8rement pertinent pour les syst\u00e8mes industriels et automobiles n\u00e9cessitant un d\u00e9marrage pr\u00e9visible dans le cadre de la s\u00e9curit\u00e9 fonctionnelle.<\/p>\n
La famille PIC16F13276 int\u00e8gre 32 \u00e9l\u00e9ments logiques, tandis que la PIC18\u2011Q35 en propose 128, offrant ainsi une large latitude pour impl\u00e9menter des fonctions mat\u00e9rielles parall\u00e8les tout en conservant des capacit\u00e9s de contr\u00f4le embarqu\u00e9 classiques.<\/p>\n
Cette int\u00e9gration permet de remplacer des architectures \u00e0 composants multiples, en r\u00e9duisant la nomenclature, l\u2019encombrement carte ainsi que les co\u00fbts et la complexit\u00e9 globale du syst\u00e8me. Les composants s\u2019int\u00e8grent facilement dans des conceptions existantes bas\u00e9es sur PIC16 ou PIC18, sans remise en cause de l\u2019architecture globale.<\/p>\n
Les microcontr\u00f4leurs CLB int\u00e8grent une fonction de d\u00e9sactivation de l\u2019interface de programmation et de d\u00e9bogage (PDID), renfor\u00e7ant la protection contre les acc\u00e8s non autoris\u00e9s et les modifications malveillantes. Cette capacit\u00e9 est particuli\u00e8rement importante dans les environnements industriels et automobiles expos\u00e9s aux risques d\u2019intrusion.<\/p>\n
Gr\u00e2ce \u00e0 des chemins de synchronisation mat\u00e9riels, les blocs CLB \u00e9liminent les incertitudes de synchronisation inh\u00e9rentes aux impl\u00e9mentations logicielles. Un outil d\u2019analyse temporelle CLB permet aux concepteurs d\u2019identifier d\u00e8s les premi\u00e8res \u00e9tapes les d\u00e9lais de propagation, les chemins critiques et les contraintes temporelles, r\u00e9duisant ainsi le temps de d\u00e9bogage.<\/p>\n
Le configurateur CLB de Microchip, d\u00e9sormais disponible dans Visual Studio Code, propose une interface graphique intuitive bas\u00e9e sur le glisser\u2011d\u00e9poser. Il int\u00e8gre synth\u00e8se logique, analyse temporelle, simulation et d\u00e9bogage mat\u00e9riel, sans n\u00e9cessiter l\u2019\u00e9criture de code HDL ni la configuration manuelle de registres.<\/p>\n
Les familles PIC16F13276 et PIC18\u2011Q35 sont pleinement compatibles avec l\u2019\u00e9cosyst\u00e8me MPLAB\u202fX, le MPLAB Code Configurator (MCC) et les kits Curiosity Nano, facilitant l\u2019\u00e9valuation rapide et le prototypage.<\/p>\n