La fondation FOSSi a lanc\u00e9 le successeur d’OpenLane EDA toolflow pour la conception de puces \u00e0 code open source.<\/p>\n
LibreLane est une refonte compl\u00e8te d’OpenLane avec des flux compatibles qui peuvent \u00eatre librement cr\u00e9\u00e9s, personnalis\u00e9s et distribu\u00e9s. Il utilise une infrastructure bas\u00e9e sur Python pour la mise en \u0153uvre de flux ASIC hautement personnalisables et reproductibles.<\/p>\n
Le flux classique par d\u00e9faut reproduit OpenLane presque parfaitement, en prenant m\u00eame en charge les m\u00eames fichiers de configuration, mais il offre \u00e9galement une flexibilit\u00e9 in\u00e9gal\u00e9e en permettant aux utilisateurs d’\u00e9crire des flux de donn\u00e9es avanc\u00e9s enti\u00e8rement personnalis\u00e9s.<\/p>\n
OpenLane, publi\u00e9 par eFabless, aujourd’hui disparu, combinait des projets existants tels que Yosys, OpenROAD, Magic et KLayout pour cr\u00e9er un flux RTL-to-GDSII configurable \u00e0 l’aide d’un seul fichier. Il a \u00e9t\u00e9 utilis\u00e9 avec le processus de silicium SkyWater 130nm et le processus plastique de Pragmatic Semi.<\/p>\n
\u00ab\u00a0Chez Efabless, d\u00e8s 2022, mes coll\u00e8gues Kareem Farid<\/a>, Mohamed Shalan<\/a> et moi-m\u00eame avons lanc\u00e9 un projet de r\u00e9\u00e9criture d’OpenLane que nous avons simplement intitul\u00e9 OpenLane 2, a d\u00e9clar\u00e9 le d\u00e9veloppeur Mohamed Donn Gaber.<\/p>\n \u00ab\u00a0OpenLane 2<\/a> \u00e9tait une r\u00e9\u00e9criture compl\u00e8te d’OpenLane, avec l’objectif de continuer \u00e0 prendre en charge les fichiers de configuration OpenLane, mais en fournissant beaucoup plus de flexibilit\u00e9 et de coh\u00e9rence qu’OpenLane ne l’a jamais fait. OpenLane 2 a \u00e9t\u00e9 lanc\u00e9 en douceur chez Efabless en f\u00e9vrier 2024, mais nous avons attendu patiemment de r\u00e9cup\u00e9rer du silicium avec des exigences strictes en mati\u00e8re de d\u00e9lais pour v\u00e9rifier la qualit\u00e9 des r\u00e9sultats de STA avant de pouvoir recommander officiellement le nouveau flux \u00e0 nos clients de l’\u00e9poque. Environ un an plus tard, nous avons effectu\u00e9 les tests en question, mais en raison de probl\u00e8mes de financement, Efabless a ferm\u00e9 ses portes quelques jours plus tard.<\/p>\n Il a depuis rejoint la Free Open Source Silicon (FOSSi) Foundation pour assurer la maintenance de l’outil.<\/p>\n \u00ab\u00a0Nous avons con\u00e7u LibreLane avec trois objectifs en t\u00eate\u00a0\u00bb, a-t-il d\u00e9clar\u00e9. \u00ab\u00a0Le premier et le plus important principe est de conserver la facilit\u00e9 d’utilisation d’OpenLane : Comme OpenLane, LibreLane permet de configurer les flux enti\u00e8rement avec un fichier TCL, JSON ou YAML qui vous permet de passer de RTL \u00e0 GDSII. [Cependant, pour diff\u00e9rencier LibreLane d’OpenLane, nous voulions une API bien document\u00e9e avec laquelle les utilisateurs peuvent cr\u00e9er leurs propres flux.<\/p>\n L’id\u00e9e centrale autour de laquelle LibreLane a \u00e9t\u00e9 construit \u00e9tait une repr\u00e9sentation explicite de l’\u00e9tat actuel d’une conception. Il d\u00e9finit l’\u00e9tat d’une conception comme un simple objet qui stocke les chemins vers les diff\u00e9rents fichiers repr\u00e9sentant la conception : netlists, fichiers DEF (Design Exchange Format), netlists JSON, etc, en plus d’une collection de m\u00e9triques. La m\u00e9trique design__die__area, par exemple, renvoie la surface de la conception en microns carr\u00e9s. Ces objets sont immuables, c’est-\u00e0-dire qu’ils ne peuvent pas \u00eatre modifi\u00e9s, mais seulement copi\u00e9s, et sont enti\u00e8rement s\u00e9rialisables en JSON pour la tra\u00e7abilit\u00e9, de sorte qu’ils peuvent \u00eatre sauvegard\u00e9s \u00e0 plusieurs endroits du flux pour montrer comment un flux a progress\u00e9.<\/p>\n Pour effectuer les t\u00e2ches EDA, les \u00e9tapes sont essentiellement des fonctions qui prennent un \u00e9tat et en produisent un autre. Par exemple, l’\u00e9tape Floorplan prend un \u00e9tat avec une Netlist et cr\u00e9e un nouvel \u00e9tat avec un fichier DEF. L’\u00e9tape Routage prend un \u00e9tat avec un fichier DEF et cr\u00e9e un nouvel \u00e9tat avec un nouveau fichier DEF.<\/p>\n \u00ab\u00a0En mod\u00e9lisant les t\u00e2ches EDA de cette mani\u00e8re, nous avons pu rendre les \u00e9tapes hautement reproductibles, car aucune base de donn\u00e9es globale n’est modifi\u00e9e, mais cela permet \u00e9galement aux flux d’essayer d’explorer plusieurs configurations en parall\u00e8le en ex\u00e9cutant plusieurs \u00e9tapes sur plusieurs threads\u00a0\u00bb, a d\u00e9clar\u00e9 Donn Gaber.<\/p>\n Les flux sont des agr\u00e9gations d’\u00e9tapes. Il peut s’agir de simples SequentialFlows en s\u00e9rie, ex\u00e9cutant une \u00e9tape apr\u00e8s l’autre, ou de fonctions enti\u00e8rement personnalis\u00e9es qui effectuent des op\u00e9rations telles que l’exploration parall\u00e8le mentionn\u00e9e plus haut. Les flux offrent une configuration plus simple et la possibilit\u00e9 de contr\u00f4ler plus facilement l’ex\u00e9cution \u00e0 partir de la ligne de commande, ce qui est plus difficile lors de l’ex\u00e9cution \u00e9tape par \u00e9tape.<\/p>\n Enfin, le module Config est responsable de l’exposition de toutes les variables de configuration des \u00e9tapes \u00e0 l’utilisateur, lui permettant de configurer le flux \u00e0 l’aide de fichiers Tcl, JSON ou YAML, ainsi qu’\u00e0 l’aide d’un dictionnaire Python. Le module Configuration g\u00e8re \u00e9galement la validation et la v\u00e9rification de type, ce qui \u00e9tait un point douloureux avec OpenLane o\u00f9 le flux se plantait simplement \u00e0 un point ind\u00e9termin\u00e9 si une variable d’entr\u00e9e s’av\u00e9rait \u00eatre invalide. Comme pour les \u00c9tats, les Configs sont \u00e9galement immuables et ne peuvent pas \u00eatre modifi\u00e9es apr\u00e8s coup, bien que les flux puissent cr\u00e9er des configurations d\u00e9riv\u00e9es pour alimenter diff\u00e9rentes \u00e9tapes avec des configurations l\u00e9g\u00e8rement diff\u00e9rentes.<\/p>\n L’un des aspects de l’outil est qu’il permet d’int\u00e9grer d’autres outils. Les concepteurs d’eFabless ont utilis\u00e9 le flux avec les outils Synopsys Design Compiler et PrimeTime en utilisant des \u00e9tapes personnalis\u00e9es pour obtenir un peu plus de performance dans les conceptions de puces.<\/p>\n Tiny Tapeout a \u00e9galement utilis\u00e9 des flux personnalis\u00e9s bas\u00e9s sur LibreLane pour mettre en \u0153uvre le multiplexeur de premier niveau pour Tiny Tapeout 3.5 et comme support d’impl\u00e9mentation ASIC pour chaque projet num\u00e9rique ult\u00e9rieur de Tiny Tapeout. LibreLane a d\u00e9j\u00e0 trouv\u00e9 sa place dans des projets universitaires tels que Greyhound<\/a> et Piel<\/a>. Il est important de noter que ChipFoundry a accept\u00e9 d’adopter LibreLane comme flux principal \u00e0 partir de leur navette ChipCreate CC2509, poursuivant ainsi l’h\u00e9ritage d’OpenLane en permettant la commercialisation de la technologie EDA open-source.<\/p>\n LibreLane 2.4.0, la premi\u00e8re version apr\u00e8s le fork et le renommage, est disponible pour macOS et Linux (et Windows avec WSL2). Le guide de d\u00e9marrage<\/a> vous montre comment installer toutes les d\u00e9pendances n\u00e9cessaires.<\/p>\n\n