En s’appuyant sur la technologie de conception pilot\u00e9e par l’IA de Cadence et sur les n\u0153uds de processus SF4X, SF4U et SF2P avanc\u00e9s de Samsung, cette collaboration vise \u00e0 fournir des solutions haute performance et basse consommation pour les centres de donn\u00e9es d’IA, l’automobile, les ADAS et les applications de connectivit\u00e9 RF de nouvelle g\u00e9n\u00e9ration.<\/p>\n
\u00ab Nous prenons en charge un portefeuille complet de PI, de sous-syst\u00e8mes et de chiplets sur les n\u0153uds de process Foundry de Samsung, et notre dernier accord pluriannuel sur la PI renforce notre collaboration continue \u00bb, a d\u00e9clar\u00e9 Boyd Phelps, vice-pr\u00e9sident senior et directeur g\u00e9n\u00e9ral du Silicon Solutions Group chez Cadence. \u00ab En combinant la conception et le silicium pilot\u00e9s par l’IA de Cadence avec les process avanc\u00e9s de Samsung, nous fournissons les technologies de pointe dont nos clients mutuels ont besoin pour innover et mettre leurs produits sur le march\u00e9 plus rapidement. \u00bb<\/p>\n
Hyung-Ock Kim, vice-pr\u00e9sident et responsable de la Foundry Design Technology Team chez Samsung Electronics, a ajout\u00e9 : \u00ab La suite d’outils num\u00e9riques de Cadence, du RTL au GDS, est d\u00e9sormais certifi\u00e9e pour le dernier n\u0153ud de process SF2P de Samsung, supportant des avanc\u00e9es telles que les technologies Hyper Cell et LLE 2.0. Cadence et Samsung collaborent \u00e9galement \u00e9troitement pour permettre la migration analogique, am\u00e9liorer l’int\u00e9grit\u00e9 de l’alimentation et les analyses thermiques et de d\u00e9formation pour les circuits int\u00e9gr\u00e9s 3D utilisant l’acc\u00e9l\u00e9ration GPU. De plus, un accord pluriannuel entre Cadence et Samsung Foundry pour \u00e9tendre les solutions de m\u00e9moire et d’interface IP renforce encore notre partenariat \u00bb.<\/p>\n
Le nouvel accord pluriannuel fournira des m\u00e9moires et des interfaces IP avanc\u00e9es con\u00e7ues pour l’IA, le calcul \u00e0 haute performance (HPC) et les applications automobiles. Le portefeuille \u00e9largi d’IP SF4X comprend LPDDR6\/5x-14.4G, GDDR7-36G, DDR5-9600, PCI Express (PCIe) 6.0\/5.0\/CXL 3.2, Universal Chiplet Interconnect Express (UCIe)-SP 32G, et 10G multi-protocoles PHY (USB3.x, DP-TX, PCIe 3.0, et SGMII) avec l’IP de contr\u00f4leur compagnon, permettant un silicium de sous-syst\u00e8me complet. L’IP PHY LPDDR5X-8533, con\u00e7u pour les applications automobiles, compl\u00e8te la plateforme IP SF5A, tandis que l’introduction d’un nouveau PHY PCIe 5.0 32G dans l’offre SF2P existante r\u00e9pond aux exigences des principaux clients AI\/HPC.<\/p>\n
Bas\u00e9 sur un vaste projet de conception et de co-optimisation technologique (DTCO), le flux num\u00e9rique complet de Cadence a \u00e9t\u00e9 certifi\u00e9 pour le dernier n\u0153ud de process SF2P de Samsung, y compris la m\u00e9thodologie Hyper Cell de Samsung. De plus, Cadence a mis en place un support pour la pr\u00e9cision temporelle de Samsung Local Layout Effect (LLE). Cadence et Samsung collaborent \u00e9galement sur le DTCO pour les n\u0153uds de processus de la prochaine g\u00e9n\u00e9ration.<\/p>\n
Le syst\u00e8me de v\u00e9rification Cadence Pegasus est certifi\u00e9 pour Samsung SF2P et d’autres n\u0153uds Samsung. Le flux de v\u00e9rification physique de Cadence est optimis\u00e9 pour permettre aux clients mutuels d’atteindre les objectifs de pr\u00e9cision de signature et de temps d’ex\u00e9cution avec une \u00e9volutivit\u00e9 massive, permettant ainsi un temps de mise sur le march\u00e9 plus rapide.<\/p>\n
Pour faire face \u00e0 la migration des conceptions analogiques, Cadence et Samsung Foundry ont automatis\u00e9 avec succ\u00e8s le transfert de la propri\u00e9t\u00e9 intellectuelle bas\u00e9e sur des cellules analogiques de 4 nm vers le n\u0153ud de process avanc\u00e9 de 2 nm, ce qui permet des d\u00e9lais d’ex\u00e9cution plus rapides tout en conservant l’intention fonctionnelle et de conception. Cette migration souligne l’importance de la mise \u00e0 l’\u00e9chelle de la technologie et de la r\u00e9utilisation de la propri\u00e9t\u00e9 intellectuelle pour minimiser les d\u00e9lais et les co\u00fbts de d\u00e9veloppement, ouvrant ainsi la voie \u00e0 de futures migrations de cellules analogiques et d’autres \u00e9l\u00e9ments de propri\u00e9t\u00e9 intellectuelle entre diff\u00e9rents n\u0153uds de process.<\/p>\n
Les deux entreprises ont \u00e9galement d\u00e9montr\u00e9 avec succ\u00e8s un flux complet de co-conception de modules frontaux (FEM) et d’antennes en bo\u00eetier (AiP) pour les applications mmWave de la prochaine g\u00e9n\u00e9ration bas\u00e9es sur le process FinFET 14 nm de Samsung. Le d\u00e9lai de conception a \u00e9t\u00e9 acc\u00e9l\u00e9r\u00e9 gr\u00e2ce \u00e0 la rationalisation de la gestion des donn\u00e9es de conception \u00e0 chaque \u00e9tape du d\u00e9veloppement d’un circuit int\u00e9gr\u00e9 ou d’un module, depuis la budg\u00e9tisation initiale au niveau du syst\u00e8me jusqu’\u00e0 la co-conception, l’analyse et la v\u00e9rification post-mise en page des circuits int\u00e9gr\u00e9s et des bo\u00eetiers RFIC.<\/p>\n
Cadence et Samsung ont \u00e9galement collabor\u00e9 \u00e0 une analyse compl\u00e8te de l’int\u00e9grit\u00e9 de l’alimentation pour les circuits int\u00e9gr\u00e9s 3D, couvrant l’ensemble du processus, de l’exploration initiale \u00e0 la validation finale, en utilisant les outils EDA avanc\u00e9s de Cadence, notamment Voltus InsightAI, Innovus Implementation System et Integrity 3D-IC Platform. Appliqu\u00e9 \u00e0 une puce CPU \u00e0 haute vitesse utilisant le n\u0153ud SF2 de Samsung, Voltus InsightAI a atteint une r\u00e9solution impressionnante de 80-90% des violations IR-drop avec un impact minimal sur la synchronisation et la puissance, d\u00e9montrant sa capacit\u00e9 \u00e0 \u00e9quilibrer l’int\u00e9grit\u00e9 de la puissance avec les besoins de performance.<\/p>\n