Vertical Compute a lev\u00e9 20 millions d’euros pour commercialiser la technologie des chiplets de calcul en m\u00e9moire MRAM mise au point \u00e0 l’imec en Belgique.<\/p>\n
La puce devrait \u00eatre bas\u00e9e sur la technologie spin MRAM d\u00e9velopp\u00e9e par l’imec, qui permet de r\u00e9duire la consommation d’\u00e9nergie de 80 % et d’acc\u00e9l\u00e9rer de 100 fois l’ex\u00e9cution de grands mod\u00e8les de langage pour l’IA.<\/p>\n
Le tour de table a \u00e9t\u00e9 men\u00e9 par imec.xpand et soutenu par Eurazeo, XAnge, Vector Gestion et imec. La soci\u00e9t\u00e9 est fond\u00e9e par le PDG Sylvain Dubois (ex-Google) et le directeur technique S\u00e9bastien Couet (ex-imec), qui est un sp\u00e9cialiste des technologies MRAM de spin et a dirig\u00e9 le programme MRAM de l’imec.<\/p>\n
L’imec a pr\u00e9sent\u00e9 un dispositif de m\u00e9moire non volatile \u00e0 transfert spin-orbite magn\u00e9tique (SOT-MRAM) \u00e9volutif avec les meilleures performances publi\u00e9es en 2023, construit sur un process silicium de 300 mm. Ce composant peut remplacer la SRAM en tant que m\u00e9moire cache de dernier niveau dans les applications d’intelligence artificielle gr\u00e2ce \u00e0 la combinaison d’une commutation inf\u00e9rieure \u00e0 la nanoseconde, d’une endurance presque illimit\u00e9e et d’une puissance en veille inf\u00e9rieure \u00e0 celle de la SRAM pour le calcul en m\u00e9moire. Les cellules SOT-MRAM peuvent \u00e9galement \u00eatre beaucoup plus petites que les cellules SRAM, ce qui se traduit par une densit\u00e9 d’empilement de bits plus \u00e9lev\u00e9e.<\/p>\n
Le dispositif MRAM<\/a> pr\u00e9sent\u00e9 \u00e0 l’International Electron Devices Meeting 2023 avait une \u00e9nergie de commutation inf\u00e9rieure \u00e0 100 femto-Joule par bit et >1015<\/sup> une endurance pour les applications de m\u00e9moire cache de dernier niveau.<\/p>\n High performance MRAM for cache designs<\/a><\/p><\/blockquote>\n