{"id":467501,"date":"2024-12-09T10:10:58","date_gmt":"2024-12-09T09:10:58","guid":{"rendered":"https:\/\/www.ecinews.fr\/?p=467501"},"modified":"2024-12-09T10:20:45","modified_gmt":"2024-12-09T09:20:45","slug":"premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia","status":"publish","type":"post","link":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/","title":{"rendered":"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&rsquo;IA"},"content":{"rendered":"<h3><span style=\"font-size: 16px;\">Broadcom a combin\u00e9 pour la premi\u00e8re fois la technologie d&#8217;empilage de silicium en 3D et la technologie de bo\u00eetier face \u00e0 face en 2,5D pour les processeurs d&rsquo;intelligence artificielle.<\/span><\/h3>\n<p>La technologie XDSiP (eXtreme Dimension System in Package) 3,5D int\u00e8gre plus de 6 000 mm2 de silicium et jusqu&rsquo;\u00e0 12 piles de m\u00e9moire \u00e0 large bande passante (HBM) dans un bo\u00eetier pour permettre un calcul IA \u00e0 haut rendement et \u00e0 faible consommation d&rsquo;\u00e9nergie.<\/p>\n<p>La haute puissance de calcul n\u00e9cessaire \u00e0 l&rsquo;entra\u00eenement des mod\u00e8les g\u00e9n\u00e9ratifs d&rsquo;IA repose sur des grappes massives de 100 000 \u00e0 1 million de dispositifs XPU qui combinent processeurs et acc\u00e9l\u00e9rateurs d&rsquo;IA. Ces XPU exigent une int\u00e9gration de plus en plus sophistiqu\u00e9e des capacit\u00e9s de calcul, de m\u00e9moire et d&rsquo;E\/S pour atteindre les performances n\u00e9cessaires tout en minimisant la consommation d&rsquo;\u00e9nergie et le co\u00fbt.<\/p>\n<ul>\n<li>Broadcom a plus de cinq de ces produits 3.5D en cours de d\u00e9veloppement pour les clients, avec des livraisons de production \u00e0 partir de f\u00e9vrier 2026.<\/li>\n<\/ul>\n<p>Au cours de la derni\u00e8re d\u00e9cennie, l&rsquo;int\u00e9gration 2,5D, qui implique l&rsquo;int\u00e9gration de multiples chiplets jusqu&rsquo;\u00e0 2500 mm2 de silicium et de modules HBM jusqu&rsquo;\u00e0 8 HBM sur un interposeur, s&rsquo;est av\u00e9r\u00e9e pr\u00e9cieuse pour le d\u00e9veloppement des XPU. Cependant, avec l&rsquo;introduction de LLM plus complexes comportant des milliards de param\u00e8tres, leur formation n\u00e9cessite un empilement de silicium en 3D pour am\u00e9liorer la taille, la puissance et le co\u00fbt.<\/p>\n<p><strong>Densit\u00e9 de signal multipli\u00e9e par 7<\/strong><\/p>\n<p>L&#8217;emballage F2F permet de multiplier par 7 la densit\u00e9 du signal entre les matrices empil\u00e9es par rapport \u00e0 la technologie actuelle face \u00e0 dos (F2B) et de r\u00e9duire par de 10 la consommation d&rsquo;\u00e9nergie dans les interfaces entre les matrices en utilisant 3D HCB au lieu de PHY planaires entre les matrices.\u00a0<\/p>\n<ul>\n<li>Le XPU F2F 3,5D de Broadcom int\u00e8gre quatre matrices de calcul, une matrice d&rsquo;E\/S et six modules HBM en utilisant les technologies d&#8217;emballage CoWoS 2,5D de TSMC. Le flux de conception et la m\u00e9thodologie d&rsquo;automatisation propres \u00e0 Broadcom, fond\u00e9s sur des outils standard de l&rsquo;industrie, ont assur\u00e9 le succ\u00e8s de la premi\u00e8re passe en d\u00e9pit de la complexit\u00e9 de l&rsquo;appareil.<\/li>\n<li>Le XDSiP 3.5D a d\u00e9montr\u00e9 une fonctionnalit\u00e9 compl\u00e8te et des performances exceptionnelles sur les blocs IP critiques, y compris les SerDes \u00e0 grande vitesse, les interfaces de m\u00e9moire HBM et les interconnexions de puce \u00e0 puce. Cette r\u00e9alisation souligne l&rsquo;expertise de Broadcom en mati\u00e8re de conception et de test de circuits int\u00e9gr\u00e9s 3.5D complexes.<\/li>\n<\/ul>\n<p>\u00ab\u00a0Le conditionnement avanc\u00e9 est essentiel pour les clusters XPU de la prochaine g\u00e9n\u00e9ration, car nous atteignons les limites de la loi de Moore. En \u00e9troite collaboration avec nos clients, nous avons cr\u00e9\u00e9 une plate-forme XDSiP 3,5D qui s&rsquo;appuie sur la technologie et les outils de TSMC et des partenaires EDA\u00a0\u00bb, a d\u00e9clar\u00e9 Frank Ostojic, Senior Vice President et General Manager de la division ASIC Products de Broadcom. \u00ab\u00a0En empilant verticalement les composants de la puce, la plate-forme 3.5D de Broadcom permet aux concepteurs de puces d&rsquo;associer les processus de fabrication appropri\u00e9s \u00e0 chaque composant tout en r\u00e9duisant la taille de l&rsquo;interposeur et du bo\u00eetier, ce qui conduit \u00e0 des am\u00e9liorations significatives en termes de performances, d&rsquo;efficacit\u00e9 et de co\u00fbts.\u00a0\u00bb<\/p>\n<p><strong>Colaboration TSMC Broadcom<\/strong><\/p>\n<p>\u00ab\u00a0TSMC et Broadcom ont collabor\u00e9 \u00e9troitement au cours des derni\u00e8res ann\u00e9es pour r\u00e9unir les processus logiques et les technologies d&#8217;empilage de puces en 3D les plus avanc\u00e9s de TSMC avec l&rsquo;expertise de Broadcom en mati\u00e8re de conception\u00a0\u00bb, a d\u00e9clar\u00e9 le Dr Kevin Zhang, vice-pr\u00e9sident senior du d\u00e9veloppement commercial et des ventes mondiales et co-chef adjoint de la direction de Taiwan Semiconductor Manufacturing Company. \u00ab\u00a0Nous sommes impatients de produire cette plateforme afin de lib\u00e9rer les innovations en mati\u00e8re d&rsquo;IA et de permettre une croissance future.\u00a0\u00bb<\/p>\n<p>\u00ab\u00a0Avec un partenariat de plus de dix ans, Fujitsu et Broadcom ont r\u00e9ussi \u00e0 mettre sur le march\u00e9 plusieurs g\u00e9n\u00e9rations d&rsquo;ASIC de calcul de haute performance\u00a0\u00bb, a d\u00e9clar\u00e9 Naoki Shinjo, SVP et responsable du d\u00e9veloppement des technologies avanc\u00e9es chez Fujitsu. \u00ab\u00a0La derni\u00e8re plate-forme 3.5D de Broadcom permet au FUJITSU-MONAKA, le processeur de nouvelle g\u00e9n\u00e9ration de Fujitsu bas\u00e9 sur la technologie Arm \u00e0 2 nanom\u00e8tres, d&rsquo;atteindre de hautes performances, une faible consommation d&rsquo;\u00e9nergie et un co\u00fbt r\u00e9duit.\u00a0\u00bb<\/p>\n<p><a href=\"http:\/\/www.broadcom.com\">www.broadcom.com<\/a><\/p>\n<p>&nbsp;<\/p>\n","protected":false},"excerpt":{"rendered":"<p>Broadcom a combin\u00e9 pour la premi\u00e8re fois la technologie d&#8217;empilage de silicium en 3D et la technologie de bo\u00eetier face \u00e0 face en 2,5D pour les processeurs d&rsquo;intelligence artificielle. La technologie XDSiP (eXtreme Dimension System in Package) 3,5D int\u00e8gre plus de 6 000 mm2 de silicium et jusqu&rsquo;\u00e0 12 piles de m\u00e9moire \u00e0 large bande [&hellip;]<\/p>\n","protected":false},"author":11,"featured_media":467448,"comment_status":"closed","ping_status":"closed","sticky":false,"template":"","format":"standard","meta":{"_acf_changed":false,"footnotes":""},"categories":[883],"tags":[8392,2198,5623],"domains":[47],"ppma_author":[3640,1143],"class_list":["post-467501","post","type-post","status-publish","format-standard","has-post-thumbnail","hentry","category-technologies","tag-coditionnement","tag-ia","tag-processus","domains-electronique-eci"],"acf":[],"yoast_head":"<title>Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&#039;IA ...<\/title>\n<meta name=\"description\" content=\"technologie d&#039;empilage de silicium en 3D et la technologie d&#039;emballage face \u00e0 face en 2,5D pour les processeurs d&#039;intelligence artificielle.\" \/>\n<meta name=\"robots\" content=\"index, follow, max-snippet:-1, max-image-preview:large, max-video-preview:-1\" \/>\n<link rel=\"canonical\" href=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/467501\/\" \/>\n<meta property=\"og:locale\" content=\"fr_FR\" \/>\n<meta property=\"og:type\" content=\"article\" \/>\n<meta property=\"og:title\" content=\"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&#039;IA\" \/>\n<meta property=\"og:description\" content=\"technologie d&#039;empilage de silicium en 3D et la technologie d&#039;emballage face \u00e0 face en 2,5D pour les processeurs d&#039;intelligence artificielle.\" \/>\n<meta property=\"og:url\" content=\"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/467501\/\" \/>\n<meta property=\"og:site_name\" content=\"EENewsEurope\" \/>\n<meta property=\"article:published_time\" content=\"2024-12-09T09:10:58+00:00\" \/>\n<meta property=\"article:modified_time\" content=\"2024-12-09T09:20:45+00:00\" \/>\n<meta property=\"og:image\" content=\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2024\/12\/Broadcom-3.5D-AI.png\" \/>\n\t<meta property=\"og:image:width\" content=\"1436\" \/>\n\t<meta property=\"og:image:height\" content=\"586\" \/>\n\t<meta property=\"og:image:type\" content=\"image\/png\" \/>\n<meta name=\"author\" content=\"Nick Flaherty, Daniel Cardon\" \/>\n<meta name=\"twitter:card\" content=\"summary_large_image\" \/>\n<meta name=\"twitter:label1\" content=\"Written by\" \/>\n\t<meta name=\"twitter:data1\" content=\"Daniel Cardon\" \/>\n\t<meta name=\"twitter:label2\" content=\"Est. reading time\" \/>\n\t<meta name=\"twitter:data2\" content=\"4 minutes\" \/>\n<script type=\"application\/ld+json\" class=\"yoast-schema-graph\">{\"@context\":\"https:\/\/schema.org\",\"@graph\":[{\"@type\":\"Article\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/#article\",\"isPartOf\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/\"},\"author\":{\"name\":\"Daniel Cardon\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/93c44cde463762f40a8236eaa44c1c17\"},\"headline\":\"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&rsquo;IA\",\"datePublished\":\"2024-12-09T09:10:58+00:00\",\"dateModified\":\"2024-12-09T09:20:45+00:00\",\"mainEntityOfPage\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/\"},\"wordCount\":783,\"publisher\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#organization\"},\"keywords\":[\"Coditionnement\",\"IA\",\"Processus\"],\"articleSection\":[\"Technologies\"],\"inLanguage\":\"fr-FR\"},{\"@type\":\"WebPage\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/\",\"name\":\"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d'IA -\",\"isPartOf\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#website\"},\"datePublished\":\"2024-12-09T09:10:58+00:00\",\"dateModified\":\"2024-12-09T09:20:45+00:00\",\"description\":\"technologie d'empilage de silicium en 3D et la technologie d'emballage face \u00e0 face en 2,5D pour les processeurs d'intelligence artificielle.\",\"breadcrumb\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/#breadcrumb\"},\"inLanguage\":\"fr-FR\",\"potentialAction\":[{\"@type\":\"ReadAction\",\"target\":[\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/\"]}]},{\"@type\":\"BreadcrumbList\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/#breadcrumb\",\"itemListElement\":[{\"@type\":\"ListItem\",\"position\":1,\"name\":\"Home\",\"item\":\"https:\/\/www.ecinews.fr\/fr\/\"},{\"@type\":\"ListItem\",\"position\":2,\"name\":\"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&rsquo;IA\"}]},{\"@type\":\"WebSite\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#website\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/\",\"name\":\"EENewsEurope\",\"description\":\"Just another WordPress site\",\"publisher\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#organization\"},\"potentialAction\":[{\"@type\":\"SearchAction\",\"target\":{\"@type\":\"EntryPoint\",\"urlTemplate\":\"https:\/\/www.ecinews.fr\/fr\/?s={search_term_string}\"},\"query-input\":\"required name=search_term_string\"}],\"inLanguage\":\"fr-FR\"},{\"@type\":\"Organization\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#organization\",\"name\":\"EENewsEurope\",\"url\":\"https:\/\/www.ecinews.fr\/fr\/\",\"logo\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/\",\"url\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"contentUrl\":\"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg\",\"width\":283,\"height\":113,\"caption\":\"EENewsEurope\"},\"image\":{\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/\"}},{\"@type\":\"Person\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/93c44cde463762f40a8236eaa44c1c17\",\"name\":\"Daniel Cardon\",\"image\":{\"@type\":\"ImageObject\",\"inLanguage\":\"fr-FR\",\"@id\":\"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/image\/2b243f6bcc1cff7d86aadfb2cd0bd870\",\"url\":\"https:\/\/secure.gravatar.com\/avatar\/de9edc136dfc061ad4778e04635baefa?s=96&d=mm&r=g\",\"contentUrl\":\"https:\/\/secure.gravatar.com\/avatar\/de9edc136dfc061ad4778e04635baefa?s=96&d=mm&r=g\",\"caption\":\"Daniel Cardon\"}}]}<\/script>","yoast_head_json":{"title":"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d'IA ...","description":"technologie d'empilage de silicium en 3D et la technologie d'emballage face \u00e0 face en 2,5D pour les processeurs d'intelligence artificielle.","robots":{"index":"index","follow":"follow","max-snippet":"max-snippet:-1","max-image-preview":"max-image-preview:large","max-video-preview":"max-video-preview:-1"},"canonical":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/467501\/","og_locale":"fr_FR","og_type":"article","og_title":"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d'IA","og_description":"technologie d'empilage de silicium en 3D et la technologie d'emballage face \u00e0 face en 2,5D pour les processeurs d'intelligence artificielle.","og_url":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/467501\/","og_site_name":"EENewsEurope","article_published_time":"2024-12-09T09:10:58+00:00","article_modified_time":"2024-12-09T09:20:45+00:00","og_image":[{"width":1436,"height":586,"url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2024\/12\/Broadcom-3.5D-AI.png","type":"image\/png"}],"author":"Nick Flaherty, Daniel Cardon","twitter_card":"summary_large_image","twitter_misc":{"Written by":"Daniel Cardon","Est. reading time":"4 minutes"},"schema":{"@context":"https:\/\/schema.org","@graph":[{"@type":"Article","@id":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/#article","isPartOf":{"@id":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/"},"author":{"name":"Daniel Cardon","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/93c44cde463762f40a8236eaa44c1c17"},"headline":"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&rsquo;IA","datePublished":"2024-12-09T09:10:58+00:00","dateModified":"2024-12-09T09:20:45+00:00","mainEntityOfPage":{"@id":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/"},"wordCount":783,"publisher":{"@id":"https:\/\/www.ecinews.fr\/fr\/#organization"},"keywords":["Coditionnement","IA","Processus"],"articleSection":["Technologies"],"inLanguage":"fr-FR"},{"@type":"WebPage","@id":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/","url":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/","name":"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d'IA -","isPartOf":{"@id":"https:\/\/www.ecinews.fr\/fr\/#website"},"datePublished":"2024-12-09T09:10:58+00:00","dateModified":"2024-12-09T09:20:45+00:00","description":"technologie d'empilage de silicium en 3D et la technologie d'emballage face \u00e0 face en 2,5D pour les processeurs d'intelligence artificielle.","breadcrumb":{"@id":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/#breadcrumb"},"inLanguage":"fr-FR","potentialAction":[{"@type":"ReadAction","target":["https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/"]}]},{"@type":"BreadcrumbList","@id":"https:\/\/www.ecinews.fr\/fr\/premier-packaging-face-a-face-en-35d-pour-les-processeurs-dia\/#breadcrumb","itemListElement":[{"@type":"ListItem","position":1,"name":"Home","item":"https:\/\/www.ecinews.fr\/fr\/"},{"@type":"ListItem","position":2,"name":"Premier packaging face-\u00e0-face en 3,5D pour les processeurs d&rsquo;IA"}]},{"@type":"WebSite","@id":"https:\/\/www.ecinews.fr\/fr\/#website","url":"https:\/\/www.ecinews.fr\/fr\/","name":"EENewsEurope","description":"Just another WordPress site","publisher":{"@id":"https:\/\/www.ecinews.fr\/fr\/#organization"},"potentialAction":[{"@type":"SearchAction","target":{"@type":"EntryPoint","urlTemplate":"https:\/\/www.ecinews.fr\/fr\/?s={search_term_string}"},"query-input":"required name=search_term_string"}],"inLanguage":"fr-FR"},{"@type":"Organization","@id":"https:\/\/www.ecinews.fr\/fr\/#organization","name":"EENewsEurope","url":"https:\/\/www.ecinews.fr\/fr\/","logo":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/","url":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","contentUrl":"https:\/\/www.ecinews.fr\/wp-content\/uploads\/2022\/02\/logo-1.jpg","width":283,"height":113,"caption":"EENewsEurope"},"image":{"@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/logo\/image\/"}},{"@type":"Person","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/93c44cde463762f40a8236eaa44c1c17","name":"Daniel Cardon","image":{"@type":"ImageObject","inLanguage":"fr-FR","@id":"https:\/\/www.ecinews.fr\/fr\/#\/schema\/person\/image\/2b243f6bcc1cff7d86aadfb2cd0bd870","url":"https:\/\/secure.gravatar.com\/avatar\/de9edc136dfc061ad4778e04635baefa?s=96&d=mm&r=g","contentUrl":"https:\/\/secure.gravatar.com\/avatar\/de9edc136dfc061ad4778e04635baefa?s=96&d=mm&r=g","caption":"Daniel Cardon"}}]}},"authors":[{"term_id":3640,"user_id":0,"is_guest":1,"slug":"nick-flaherty","display_name":"Nick Flaherty","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""},{"term_id":1143,"user_id":11,"is_guest":0,"slug":"danielcardon","display_name":"Daniel Cardon","avatar_url":"https:\/\/secure.gravatar.com\/avatar\/de9edc136dfc061ad4778e04635baefa?s=96&d=mm&r=g","0":null,"1":"","2":"","3":"","4":"","5":"","6":"","7":"","8":""}],"_links":{"self":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/467501"}],"collection":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/users\/11"}],"replies":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/comments?post=467501"}],"version-history":[{"count":0,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/posts\/467501\/revisions"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media\/467448"}],"wp:attachment":[{"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/media?parent=467501"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/categories?post=467501"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/tags?post=467501"},{"taxonomy":"domains","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/domains?post=467501"},{"taxonomy":"author","embeddable":true,"href":"https:\/\/www.ecinews.fr\/fr\/wp-json\/wp\/v2\/ppma_author?post=467501"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}